ADI、JESD204B準拠のデュアルチャネル14ビット250MSPS ADC「AD9250」を発表

Analog Devices(ADI)は、JEDECのJESD204Bシリアル出力データインタフェース規格に準拠した、デュアルチャネル14ビット250MSPSのA/Dコンバータ(ADC)「AD9250」を発表した。

現在、通信インフラストラクチャや画像処理機器、産業用計測機器や軍用電子機器などのマルチチャネルでデータ量の多いシステムは、より高い分解能とデータコンバージョンステージにおけるより高いサンプリングレートを必要としている。このため、並列インタフェースの物理的レイアウトの制約やシリアルLVDS(低電圧差動信号化)による手法のビットレートの限界に直面し始めている。

これに対し、同製品に実装されたシリアルインタフェースは、1もしくは2レーンが可能なリンクに対して、最高5Gbpsのデータレートを有する。2つのシリアルレーンは250MSPSのデュアルADCのデータレートを完全サポートするだけでなく、各単一のレーンがサンプリングレートを下げた場合のサポートにも用いることができる。

一方、高性能FPGAメーカーは、最新世代の製品にオンチップJESD204B SerDes(シリアライザ/デシリアライザ)ポートを組み込んでいる。このアナログシグナルチェーンに対するエンドtoエンドのシームレス接続により、簡素化された基板レイアウトや迅速なプロトタイピング、さらに市場投入までの期間短縮を実現することができる。

同製品のJESD204Bシリアルインタフェースは、1個のIC当たり28個必要だった高速差動出力データパスの数を2個に削減する。そのサブクラス1ディタミニスティックレイテンシ機能は、起動サイクルから起動サイクル、あるいはリンクの再同期化イベントをまたいで、リピートできる。同機能は、ダイバーシティ無線システムや計測機器、TD-SCDMA、WCDMA、さらにLTE(特に2R2T>8R8Tエボリューション)携帯電話といったマルチモードデジタルレシーバアプリケーション、レーダ/軍用電子機器、医療用画像処理システム、ケーブルインフラストラクチャ、および汎用ソフトウェアラジオに適しているという。

この他、SN比は70.6dBFS(185MHz AIN、250MSPS時)。SFDRは88dBc(185MHz AIN、 250MSPS時)。IFサンプリング周波数は最高400MHzとなっている。

評価システムは、「AD9250-250EBZ(250 MSPS)」、「AD9250-170EBZ(170 MSPS)」、「AD6673-250EBZ DUT」の各評価ボードと、これらのボードと共通に使用する高速データキャプチャカード「HSC-ADC-EVALDZ」の組み合わせで構成されている。キャプチャされたデータは、ノートPCとADIが無償提供しているソフトウェア「VisualAnalog」によって解析可能。また、FPGAの開発プラットフォームとのコンパチビリティのために、DUTボード用のインターポーザコネクタ「CVT-ADC-FMC-INTPZB FMC」も提供している。

なお、パッケージは48ピンLFCSP。価格は「AD9250-250」が1000個受注時で131.57ドル。すでに出荷を開始している。