はじめに

高精度、低雑音、低消費電力のCMOS発振器は、全シリコンの周波数源ソリューションによって、周波数制御デバイスを最もコストの低い構成に移行することを可能にする。CMOS発振器における技術的なチャレンジは、周波数ドリフトを最小化し、高い周波数安定性を達成することである。

CMOS発振器の周波数ドリフト

CMOS　LC発振器((LCO)の共振周波数は、

である。ただし、Lは共振回路のインダクタンス、Cは共振回路の静電容量である。

実際の共振周波数は、コイルとコンデンサ双方の抵抗成分による損失があるため、

となる。ただし、RLとRCはそれぞれ、コイルとコンデンサの抵抗成分である。双方とも温度係数がある。一般的に、RLはRCよりも非常に大きいので、次式のように単純化することができる。

RL(T)は、温度要因による、負方向かつ下に凹の周波数ドリフトを引き起こす。

設計手法

抵抗成分RCを共振回路の静電容量Cに意図的に付加すれば、コイルの抵抗成分RLによる周波数ドリフトを打ち消すことができる。この視点は、コイルの温度による周波数ドリフトを補償するために損失のある静電容量を加えるという、受動的補償手法の開発に結びついた。この手法によって、CMOS発振器は、±100ppm以下の周波数安定性を、-20℃～+70℃の温度範囲、4mW未満の消費電力、および全ての動作条件と製品寿命にわたり達成した。図1に、製造検査工程から任意に選ばれた、40個のデバイスの周波数安定性を示す。全温度範囲にわたり、周波数誤差が±75ppmを超えたデバイスは無いことが確認されている。

図1 任意に抽出した40個のデバイスのLC発振器の全温度範囲にわたる周波数安定性

C発振器のアーキテクチャ

図2 LC発振器のアーキテクチャ

LC発振器の共振周波数は、コイルのQ値を増加させるために、3GHzである。コイルの損失と一致するように、損失のある容量を、共振回路の中に導入することによって、LC発振器のコイルによる温度係数(TCf)を打ち消すことができる。温度係数を、受動的に補償することができるこの手法は、能動的補償回路がいらないため、消費電力を最小化し、雑音を抑えることができる。

図2に示すように、スイッチTR［X:0］を介してプログラム可能な薄膜コンデンサ配列(Cf［X:0］)が、製造誤差によるオフセットを調整(トリミング)する。そして、残りの薄膜コンデンサ配列(Cf［Y:0］)は、スイッチTC［Y:0］を介して容量性ネットワークの中に意図的に損失を導入できるように、直列抵抗(RC［Y:0］)を持っている。プログラム可能なデバイダ・配列が、LC発振器の共振周波数を分周することで、デバイスとして1～200MHzの周波数をサポート可能にする。システム・アーキテクチャには、トリミング、補償、および構成係数を格納するために、プログラム可能な整数デバイダ配列と不揮発性メモリ(NVM)を備えている。

パッケージ起因の周波数ドリフト

図3に示す、パッケージされていないLC発振器のシリコン・チップは、周囲の影響を受けて周波数ドリフトを生じるため、より低い周波数安定性になる。

図3 LC発振器のシリコン・チップ

例えば、偶発的な電磁放射は、自己共振周波数からのゆらぎにつながる。光は、光電流によってバイアス回路に不要なオフセットを生じさせる。加えて、図4に示すように、コイルからのフリンジング磁束(B)、およびコンデンサ容量からのフリンジング電界(E)が存在する。

図4 閉じ込められないフリンジング電磁界

チップから発散するフリンジング電磁界は、周囲のパッケージまたは環境によって左右されるため、周波数ドリフトを引き起こす。図4を参照すると、コイルから放射される磁束はパッケージの境界を越えて広がる。従って、磁場が透磁性材料によって変調されるか、または金属で遮蔽されれば、周波数はドリフトするだろう。同様に、寄生容量がデバイスから漂遊した電界によって生成される。パッケージの成形コンパウンドの誘電率の変化も、周波数ドリフトを引き起こす。電磁界を囲まないままにしておくと、これらの各メカニズムによっては、数百ppmを超える周波数ドリフトが発生する。

ファラデー・シールドと周波数安定性

パッケージや周囲の環境による周波数ドリフトを克服するために、チップ表面とパッケージの間のストレス・バッファとして機能するように、低コストのウェハ・スケール後工程(ファラデー・シールド)が開発された。ファラデー・シールドは、フリンジング電磁界を囲い込んで遮蔽し、それによって、ウェハ状態、もしくはパッケージされた状態でのシリコン・チップのテストを可能にします。アセンブリには、プラスチック・パッケージやマルチチップ・パッケージ(MCP)、チップ・オン・ボード(CoB)など、ほぼ任意のアセンブリ技術を利用できる。ファラデー・シールドは、図5に示されるような厚い誘電性メサ(台地)である。誘電性メサの表面は、数μmの銅(Cu)で電気めっきされている。この厚さは3GHzでフリンジング磁束を囲むためには十分である。同様に、裏面はフリンジング電磁界を囲むために数μmのアルミニウム(Al)で覆う。ファラデー・シールドは、図に示されるように、チップの表裏両面でフリンジング磁束を遮蔽する。さらに、ハーメチック・シール(気密封止)した誘電体材料は、フリンジング電界、すなわち寄生容量を制御するために、一定の誘電率を提供する。

図5 ファラデー・シールドで囲まれた電磁界

図6の写真に示す最新世代のファラデー・シールドによって、LC発振器は、-20℃～+70℃の範囲で±100ppmの周波数安定性を達成できる。

図6 ファラデー・シールド

量産試験

CMOS発振器は、周波数オフセットと温度補償を、個別に調整されなければならない。コストを下げるために、126サイトの大規模な並列プローブが開発された。これを用いて、各デバイス上に最良の温度補償が設定されることを保証するため、2つの温度が挿入され、全動作条件と製品寿命、および-20℃～+70℃にわたって±100ppm以下の周波数安定性が得られる。生産試験の処理能力は、両方の温度挿入を含め、毎時3万個である。

図7 量産試験

特性測定の結果

図8に、125MHzに設定されたデバイスの単側波帯(SSB)位相雑音パワー・スペクトラム密度(PSD)の測定結果を示す。ノイズ・フロアは-145dBc/Hzより小さい。12kHz～20MHzまでの積分RMS位相ジッターは、ブリックウォール・フィルタを使用して2psである。著しいスプリアスはスペクトラムの中で観測されなかった。主に、先の節で設計手法について述べた、受動温度補償技術によって、全体として位相雑音特性が優れているとともに、2mAの消費電流という、非常に低い消費電力が達成された。

図8 出力周波数125MHzのLC発振器の位相雑音プロット

結論

CMOS発振器の技術は、2mAの消費電流で優れた位相雑音特性を備え、全動作条件と製品寿命、および、-20℃～+70℃にわたり±100ppm以下の周波数安定性を達成できる。コイルによる周波数ドリフトを打ち消すために損失のあるコンデンサを使用するという、受動的な温度補償技術によって、CMOS発振器は安定した周波数源を提供することができる。ファラデー・シールドは、周囲の環境による周波数ドリフトを防ぐために、フリンジング電磁界を囲み、遮蔽する。すべてのシリコン技術を駆使するCMOS発振器は、優れた特性の周波数源を、業界で最も低いコストで実現する。

筆者紹介

Michael Mccorquodale
Baljit Chandhoke
IDT シリコン周波数制御グループ