ソニー、高画質化と小型化を両立した積層型CMOSイメージセンサを開発

ソニーは1月23日、次世代の裏面照射型CMOSイメージセンサ「積層型CMOSイメージセンサ」を開発したことを発表した。同センサは、同社が従来取り組んできた多画素化・高画質化・高速化に加え、カメラ進化の実現に繋がる高機能化と小型化の両立も可能にするものだという。

従来のCMOSイメージセンサ(CIS)では、同一チップ上に画素部分とアナログ・ロジック回路を搭載するため、回路規模とチップサイズ、画素部分と回路部分の配置によるノイズ対策、画素特性と回路トランジスタ特性の最適化など、数々の制約があり、大規模な回路を搭載する上での課題となっていた。

同社では、従来の裏面照射型CMOSイメージセンサの支持基板の代わりに信号処理回路が形成されたチップを用い、その上に裏面照射型画素が形成された画素部分を重ね合わせる積層構造の確立に成功した。

この積層構造により、小さなチップサイズで大規模な回路の搭載が可能となる。また、画素部分と回路部分をそれぞれ独立したチップとして形成するので、画素部分は高画質化に特化し、回路部分は高機能化に特化した製造プロセスを採用できるため、高画質化・高機能化・小型化を同時に実現できるほか、回路が形成されたチップに先端プロセスを採用することで、信号処理の高速化・低消費電力化も可能となるという。

なお同社では、同センサ商品化の第一弾として、通常外付けが必要なカメラ信号処理機能を内蔵したCMOSイメージセンサを開発し、2012年3月よりサンプル出荷する。

また、同社では併せて、暗いシーンでもノイズの少ない高画質撮影を可能とする独自の「RGBWコーディング」機能と、逆光でも色鮮やかな撮影を実現する独自の「HDR(ハイダイナミックレンジ)ムービー」機能を搭載したモデルも開発している。