ADIの完全プログラマブル・ジッタ低減クロックIC「AD9557」「AD9558」のパッケージイメージ

Analog Devices(ADI)は、低コストかつ低ジッタが求められる、同期イーサネットやSONET/SDH(同期デジタル・ハイアラーキ)光ネットワークなど有線通信アプリケーション向けに周波数変換を提供する、2種の完全プログラマブル・ジッタ低減クロックIC「AD9557」「AD9558」を発表した。

AD9557は2入力、AD9558は4入力に対応し、2kHzから1.25GHzの範囲において、あらゆる規格の入力周波数に対して、それぞれの出力周波数へと変換可能で、全ジッタは12kHzから20MHzの範囲において400fs RMS未満となっている。そのため、高価なVCXOを必要とする既存のPLL設計では実現できなかった高い性能を実現できるという。

また、高いプログラマビリティにより、多くのクロックレートが異なるシステム設計に同一の部品を用いることができるため、必要部品点数と全体のシステム・コストを低減することが可能だ。そのため、データ通信、次世代有線ネットワーク・アプリケーション、テレコミュニケーション、試験や測定、高速データ・アクイジション、さらにワイヤレス基地局の制御装置などといった、多種多様な高性能アプリケーションのために同期機能や低ジッタを提供することが可能になると同社では説明している。

さらに、低位相雑音でオンチップのVCO(電圧制御型発信器)や様々なクロックレートに対応する、プログラム可能なループフィルタが集積されており、これによりDPLL(デジタルPLL)分周器の分周比を、DPLLがロックされた状態で変更することが可能となるため、出力の周波数値を、周波数分解能0.1ppb未満のステップで、公称出力周波数から±100ppmの範囲に調節することが可能となる。この機能により、SDHからOTN(オプティカル・トランスポート・ネットワーク)へのマッピング/デマッピングや非同期マッピング/デマッピングなどにも用いることが可能となる。

プログラマブルDPLLは0.1Hzから5kHzのループ帯域幅をサポートするほか、3つの別々のプログラミング・モードを有しており、すでにSONET/SDH、イーサネット、同期イーサネット、およびファイバ・チャンネルの周波数に対応した、決められた周波数設定がピンまたはピン-ソフト・コンフィギュレーションされているほか、さまざまな周波数へのプログラミング用に、SPIやI2Cポートが提供されている。

なお、AD9557は、2つのリファレンス入力(シングルエンドまたは差動)と2対のクロック出力を有しており、各出力ペアは、1個の差動LVDS(低電圧差動シグナリング)/HSTL(高速トランシーバ・ロジック)出力、または2個のシングルエンドCMOS出力にコンフィギュレーションすることが可能だ。一方のAD9558も、同じ機能を提供し、4つのリファレンス入力と6対のクロック出力を組み込んでおり、いずれもすでに量産出荷を開始しており、1000個受注時の単価はAD9557で15ドル、AD9558で16.25ドル(米国における販売価格)となっている。