東芝は、無線通信ICの高周波発振器におけるオールデジタル周波数シンセサイザの位相雑音を従来の10分の1に低減する技術を開発したことを発表した。これにより、無線LANやWiMAXなどの高速通信向け無線通信ICの小型化が可能となるという。

従来アナログ回路とデジタル回路で構成されていた高周波発振器は、微細化が進むとアナログ部分の設計難易度が上がり、回路面積の削減も難しいため、アナログ回路を使わない「time-to-digital(TDC)コンバータ」を利用した回路への置き換えが進んでいる。

デジタル化をすることで回路面積は削減されるが、TDCコンバータに組み込まれるインバータ回路の遅延時間が大きいことにより位相雑音が発生する。一方、WiMAXなどの高速通信規格に適用する場合には高い精度が必要で、位相雑音の低減が課題となっていたほか、従来のTDCコンバータはインバータ回路の遅延時間の大きさが性能を左右するため、製造バラつきの影響を受けやすいという課題があった。

今回、東芝が開発したTDCコンバータでは、電気信号を感知する基準として、インバータの遅延時間の代わりに周波数シンセサイザの出力信号の周期を採用。これにより、量産時にも製造バラつきの影響を受けにくく、安定した発振器の性能を得ることができるようになったほか、位相雑音を低減するため、2つのインバータの出力を抵抗の小さい導体で接続した補間回路を新設したという。

同回路を用い、周波数シンセサイザの出力信号の周期を分割する「補間」を3回行うことで、位相雑音を従来の10分の1に低減したという。

これらの技術を用いて65nm CMOSプロセスで製造したオールデジタル周波数シンセサイザの位相雑音は-104dBc/Hzに低減したほか、回路面積は0.18mm2で、現在使われているアナログ回路を用いた製品に比べ、小型化に成功したという。

なお、同社では今後、同技術を用いた製品の実用化に向けた研究開発を継続して行っていくことで、小面積の無線通信ICの実現を目指すとしている。