エルピーダメモリは5月2日、自社の25nmプロセスを採用した2GビットDDR3 SDRAMを開発したことを発表した。
同社が開発に成功した25nm DRAMプロセス技術は1ビットに用いるセル面積を従来品である30nmプロセス品比で30%縮小する微細加工技術。同プロセスを用いた2GビットDDR3 SDRAMのウェハあたりのチップ取得数は、従来品(30nmプロセス品)比で約30%増加しているほか、消費電流も従来品比で動作時約15%減、待機時約20%減を実現している。
また、同プロセスの開発にあたっては、従来の30nmプロセスからの構造変更を最小にすることで、量産時の新たな投資にかかる費用の抑制が図られているという。
今回開発された2Gビット DDR3 SDRAMはDDR3-1866(1866Mbps)以上の高速動作をサポート、また従来の1.5Vに加え低電圧(1.35V)高速版のDDR3L-1600(1600Mbps)にも対応する。
同プロセスを採用した2Gビット品のサンプル出荷ならびに量産開始は、ともに2011年7月を予定しているほか、2011年末までには4GビットDDR3 SDRAMの量産も予定しており、4Gビット品では30nmプロセス品比44%の取得数増加が見込まれるとしている。
なお、同25nmプロセスは同社の注力製品であるMobile RAMTMへの展開も予定している。