日立製作所は、100Gbpsイーサネット(100GbE)に対応したルータやネットワーク機器などの省電力化に向けて、電気信号と光信号を変換する光トランシーバ用CMOS LSI技術を開発し、国際標準規格に準拠した低消費電力のCMOSギアボックスLSIの試作に成功したことを発表した。同成果は2月20日より米国サンフランシスコで開催されている半導体の国際学会「国際固体素子回路会議(IEEE International Solid-State Circuits Conference:ISSCC 2011)」において発表された。

100GbE用のギアボックスLSIは、ネットワークから受信した伝送速度25Gbps×4チャネルの電気信号を、装置内で利用できる10Gbps×10チャネルの電気信号へ、またはその逆方向へ、伝送速度とチャネル数を変換する機能を持つLSI。

日立が試作したCMOSプロセス採用の低消費電力ギアボックスLSI(縦3.7mm×横6.3mm)

従来、SiGeプロセスによるギアボックスLSIは開発されていたが、今回、研究チームではCMOSプロセスを用いることで、データ処理速度を維持しつつ、回路の動作速度を1/4に低減した「4相クロック回路方式」を新たに開発、25GbEインタフェース回路に応用し、10GbEインタフェース回路部には、2010年に同社が開発した1Gbpsあたりの消費電力が0.98mWの電力性能を持つCMOSインタフェース(SerDes)回路を用いて100GbEギアボックスLSIを試作、SiGeギアボックスLSIに比べ約1/4の消費電力となる2Wでの動作を実現した。

100GbE LANとギアボックスLSI

25Gbpsインタフェース回路の受信回路では、位相を90度ずつずらした4本のクロック(4相クロック)を用いて、受信データの値と位相を判定する回路方式を採用した。これにより、LSIのデータ処理速度を維持しつつ、ビットレートの1/4となる6.25GHzのウォーターレートで動作させ、低電力化を実現した。

100GbE光モジュールのブロック図

また、従来の受信回路では、25Gbpsインタフェース回路内の全4チャネルに対し、共通のPLLから12.5GHzのクロックを分配し、かつ位相制御回路などを用いて受信動作クロックを生成していたため、クロック生成に大電力が必要となっていた。今回開発した受信回路では、各チャネル内にPLLを配置することで、電力消費の大きい位相制御開発などを用いることなく、4相クロックを生成することに成功したほか、同構成において各チャネルに分配するクロック周波数を625MHzに抑制することに成功した。

今回の成果と従来成果との性能比較

なお、日立では、今回試作したCMOSギアボックスLSIは、100GbEアプリケーション向けだけでなく、サーバやルータなどの情報処理装置内のLSI間の信号伝送への適用も見込むことができ、情報処理装置の省電力化を推し進めることができるようになるとしている。