東芝、技術研究組合BEANS研究所、東京大学による研究グループは、16nmプロセス世代以降の半導体向け描画技術として、被接触面との摩擦が発生しても電気的な機能を維持できる新規構造を採用することで、従来比で約25倍耐久性を向上させることが可能となる技術を開発した。同成果は、1月23日～27日の間、メキシコ開催される国際学会「IEEE/MEMS2011」にて27日(現地時間)に発表される予定。

これまで半導体製造で用いられてきたi線やg線、KrF、ArFといった光リソグラフィは、その光の回析限界などにより、加工限界が語られるようになってきた。また、電子ビーム(EB)を利用して、マスクを使わず直接回路を刻む電子ビームリソグラフィは、より微細な加工ができるものの、スループットの問題を含め高コストとなってしまうという課題がある。

そこで研究グループでは、先端を鋭利に尖らせたプローブの先端を基板に接触させ、電圧を印加し、接触部位に電気化学反応で構造体を形成することにより、微細なパターンを描画できるプローブリソグラフィの開発が進められてきた。同技術は、微細な加工や、装置コストの面で、光リソグラフィや電子ビームリソグラフィに比べてメリットがある一方、描画に時間がかかり、さらに使用回数が増えるとプローブの先端が摩耗し、信頼性が低くなるという問題があった。

従来構造の耐久性比較。400nNの押し付けを行い、20mm分パターンの描画をした状態

今回開発した構造は、物理的な接触部と、電気的に接触し描画する部分を分離。物理的な接触部(Si)には電気的な接触部(メタル)よりも柔らかい材質を利用し、従来より接触する面積を大きくすることで、摩耗の影響を減らした一方、電気的な接触部分の面積は小ささを維持し、耐久性向上と描画性能の維持を両立することに成功した。

今回開発した構造

さらに、摩耗方向での描画部分の膜厚を同一にすることで、接触部が摩耗しても、描画性能が維持されるような構造とし、耐久性を向上したことで、従来比約25倍のう信頼性を実現した。

今回開発した新規構造の耐久性比較。400nNの押し付けを行い、20mm分パターンの描画をした状態

同社では今後、プローブリソグラフィ技術を次世代描画技術の候補の1つとして、さらなる耐久性向上を目指した研究開発を進め、実用化を目指すとしている。また、今回の成果は、半導体向けの描画装置以外にも、遺伝子評価装置の検査部やハードディスクのヘッド部分などにも適用可能で、これらの用途への展開も積極的に進めていく予定としている。