Analog Devices(ADI)は9月29日、デジタル制御RF/IF可変ゲインアンプ(Variable Gain Amplifiers:VGA)シリーズとして、「ADL5201」「ADL5202」「ADL5240」「ADL5243」の4製品を発表した。

ADL5201/5202のパッケージイメージ

ADL5201/5202は、同社のSiGe BiCMOSプロセスを用いたIF(Intermediate Frequency)周波数帯に対応するVGAで、5201が1ch、5202が2ch品となっている。400MHzまでのIF周波数に対して、0.5dBの分解能(ステップ)で31.5dBの制御範囲を、シリアルおよびパラレルインタフェースでサポートしている。

ADL5201のブロック図

また、"ハイパワーモード"と"ノーマルパワーモード"の2つのモードを用意。ハイパワーモードの際はOIP3 (Output Third-Order Intercept)が200MHzで+47dBmを実現しており、一方のノーマルモードでは、消費電力をハイパワーモード比で80%減となる160mA～220mA程度に抑えることが可能となっており、「直線性が欲しいところはハイパワーモードで、それほど直線性にこだわらないところにはノーマルパワーモードで電力を抑制するといった使い方が可能となっている」(アナログ・デバイセズ のインダストリー&インフラストラクチャ・セグメント コミュニケーショングループ フィールドアプリケーションマネージャーである日野原成輝氏)という使い分けが可能となっている。

ADL5202のブロック図

さらに、シリアル向けに2ピンインタフェースを採用。ゲインの上下をクロックで切り替えることができるほか、ステップサイズを0.5/1/2/4dB刻みで設定することが可能となっている。

残る2つADL5240およびADL5243はIF帯に加えRF帯にも対応するVGAで、100MHzから4000MHzの周波数範囲で動作することが可能。幅広いレンジに対応するためにGaAsプロセスを採用して製造されている。

ADL5240DSA(デジタル・ステップ・アッテネータ)とゲインブロック・アンプを、またADL5243はそれらに加えて、ブロードバンドの1/4Wドライバアンプを1チップ内に組み込んだもの。

ADL5240のブロック図

一般的なVGAなどはアッテネータの後段にアンプといった形だが、同製品は並行してDSAとゲインブロック・アンプを配置しているため、前段にアッテネータとしての同製品、後段にアンプとしての同製品といった使い方ができるようになり、アッテネータとアンプが1チップ化されていた時にはできなかった、アッテネータとアンプの間にフィルタを挟むといったことも可能となる。

ADL5243のブロック図

これらの製品のDSAは、0.5dBステップで31.5dBのゲイン制御範囲で、シリアルやパラレルインタフェースモードに対応している。また、ゲインブロック・アンプは、OIP3=+40dBmの直線性と、ノイズフィギュア(NF)=2.9dB@900MHzの特性を実現。加えてADL5243の1/4Wドライバは、OIP3=+42.0dBmの直線性性能と、P1dB=+25.7dBm@2.14GHzの特性を実現しており、アンプ-アッテネータ-アンプという構成を同じチップを3つ使用することで構成することも可能となっている。

さらに、4000MHzまで対応するということで、それよりも低い、例えば携帯電話の周波数帯である2GHz程度の帯域のフラットネスが向上しており、通信品質の向上などにもつなげることが可能となっている。

4製品は主に携帯電話の基地局を主なターゲットアプリとしており、「特にLTEを中心に3Gなどのリプレースなども視野に入れる」(同)とするが、IF帯としては産業用および計測機器向けにもA/Dコンバータのハイビットレートと組み合わせることで対応が可能となっており、日本地域としては、こうした分野含めて展開を図っていければとしている。

利用例(2×2 MIMOシステム)。受信系ではADL5240をアンテナ側のRFの利得可変に利用し、ADL5201/5202をA/Dコンバータのバッファとして用いている

なお、4製品はすでにサンプル出荷を開始しており、量産出荷は2011年初頭ころを予定している。価格はいずれも1000個受注時の単価としてADL5201が7.21ドル、ADL5202が10.41ドル、ADL5240が9.68ドル、ADL5243が13.98ドルとなっている。