Alteraは7月12日(米国時間)、同社FPGA「Arria II GX」の機能を拡張し、6.375Gbpsトランシーバ内蔵で最大1.25Gbps LVDSをサポートするデバイスを追加するとともに、新たなバリエーションとして「Arria II GZ」を発表した。

Arria II GZは、広い帯域幅を必要とするアプリケーションで低消費電力を実現するデバイス。最大24個の6.375Gbpsトランシーバ、最大400MHzのDDR3インタフェース、最大726個のI/Oを備えている。また、PCIe Gen2ハードIPブロックを備えているほか、従来のArria II GXファミリと比べて乗算器が30%、ユーザ・ロジックが25%増加しており、処理能力が向上している。

機能 EP2AGZ225 EP2AGZ300 EP2AGZ350
アダプティブ・ロジック・モジュール(ALM) 89,600 119,200 139,400
等価LE数 224,000 298,000 348,500
M9K メモリ・ブロック数/容量(Mビット) 1,235/11.1 1,248/11.2 1,248/11.2
M144K メモリ・ブロック数/容量(Mビット) - 24/3.4 36/5.2
合計メモリ(M9K+M144K)(Mビット) 11.1 14.6 16.4
18×18マルチプライヤ数 700 920 1,040
最大トランシーバ数 24 24 24
PCI ExpressハードIPブロック数 1 1 1
最大ユーザーI/O数 726 726 726
Arria II GZの概要

Arria II GXは、すでに出荷を開始しており、同社の開発ソフトウェア「Quartus II v10.0」で設計することができる。一方、Arria II GZは、2010年第4四半期に出荷開始予定で、Quartus IIの次世代版「v10.1」 で設計可能となる予定。