SPMT、「SerialSwitch」技術を採用したSPMT技術の仕様を公開

Serial Port Memory Technology(SPMT)は6月17日、都内で会見を開催し、同社が6月7日(米国時間)に提供を開始した「SerialSwitch」技術を採用したSPMT仕様の説明を行った。

SPMTは同社の名前にも付けられているシリアルメモリインタフェース技術「SPMT」の普及を目指しており、2009年5月には仕様策定・普及促進を目指したコンソーシアム「SPMTコンソーシアム」を設立している。

今回仕様が策定され、公開されたSerialSwitch技術を用いたSPMTは、これまでのシリアルメモリとパラレルメモリの良いところを組み合わせることを目指したインタフェース技術。パラレルI/OとシリアルI/Oをオンチップで統合したインタフェースを活用することにより、双方の特長を活用することが可能となり、SPMTのPresidentであるJames P.Venable氏は「従来技術(LPDDR2)の4倍の帯域幅を半分の消費電力で実現できるようになる」としたほか、狭帯域から広帯域まで低消費電力を維持でき、既存のインフラを活用できることから、低コスト、低リスクでの活用が可能と説明する。

パラレルインタフェースは、帯域幅が広帯域になれば消費電力が倍数的に上昇していってしまうが、狭帯域では低消費電力での駆動が可能。また、起動時のレイテンシを低くすることが可能となっている。一方のシリアルインタフェースは、狭帯域ではPLLのために余計な電力を消費するため、使用に向かないが、高帯域になっても電力消費はパラレルほど高くならず、低消費電力性を維持することが可能となる。また、シリアルの特長であるピン数の削減も可能という特長もある。

SerialSwitchを搭載したSPMT技術は、これら2つのインタフェースを有するメモリの帯域幅をメモリコントローラ側でリアルタイムに管理、1.6GBpsを境に帯域幅が上回った場合、10μs程度のタイミングでシリアル側に自動的に切り替えを行うことで、1ダイで最大6.4GBpsまでの帯域幅に動的対応するもので、システムやソフトの変更は不要となっている。

また、ターゲットをLPDDR2の代替としており、LPDDR2向けメモリセルをそのまま流用することが可能なため、テスタなどの装置が流用可能なほか、BIST(Built Self Test)にも対応。パッケージも同一なものを選択でき、テスト時間もLPDDR2と同様のTATでできる。

ターゲットは家電や携帯機器など容量よりもコストを気にしながら高性能を実現しなければいけない機器で、PCやサーバ用途は現状考えていないという。ロードマップとしては2011年末にサンプルの提供を開始、2012年末には量産出荷にこぎつけたいとしており、コンソーシアムメンバー(LG Electronics、Samsung Electronics、Hynix Semiconductor、Silicon Image、ARM、Marvell Technology)と作業を進めていくほか、Samsung、LG以外の携帯電話メーカーやSamsungおよびHynix以外のDRAMメーカーとの連携については、「今後の8週間で何らかのアナウンスを行う予定なので、それを期待して待っていてもらいたい」と含みを持たせるにとどまった。