半導体製造装置大手のNovellus Systemsは、シリコン貫通ビア(TSV)に向けた新たなCuバリア/シード層用PVDプロセスを開発したことを発表した。

同プロセスは、同社が特許を保有するHollow Cathode Magnetron(HCM)技術を用いたプラットフォーム「INOVA」を使用することで、高コンフォーマル性を有するCuシードの成膜を実現するというもの。

TSV Cu配線は、チップ間を接続するピラーを形成するために、PVD Cuバリア/シードに続いてCuの電解めっき埋め込みを行うダマシン成膜シーケンスを利用する。従来のデュアルダマシンのCu配線構造と比較すると、TSV構造では埋め込み箇所が深く、場合によっては200μmを超える場合もあり、こうした高アスペクト比構造は、コンフォーマルなシード層の成膜が困難で、結果的にコンフォーマルではないCuシード層は、サイドウォールカバレッジ性能が悪く、CuによるTSV埋め込みステップでボイドを発生させ、直接的にデバイス信頼性に影響を与えることとなる。

これまでは、このような問題に対してTSVのインテグレーション変更を行うことで対処してきた。1つの方法は、TSVのエッチングプロセスにより、垂直ではないサイドウォール、つまりテーパ形状のビアを形成、アスペクト比を緩和するというもの。この場合、PVDのステップカバレッジは改善するが、一方でパッケージング密度に制限を与えてしまうという課題があった。またもう1つの方法である、TSV構造にて十分なサイドウォールカバレッジを実現できるほどの、厚いCuシード膜を成膜する方法では、消耗品コスト増加とシステムスループットの低下を招き、高価な製造プロセスになってしまう課題があった。

同社では、このような従来の方法で直面した技術的な課題と高い生産コストの両方に対処するため、TSV実用化に向けてHCMを使ったCuバリア/シード層用のプロセスを開発。これはPVDプロセスチャンバ内に強い局所的なイオン場を作り、同社が特許を保有する永久磁石リングを使用し、TSV構造のサイドウォール表面のイオン密度を増加させることで、サイドウォールに付着するスパッタ膜粒子を増加、よりコンフォーマルな成膜を実現するというもの。高コンフォーマル性能を実現する同プロセスは、テーパ形状サイドウォールの必要性を無くし、TSVアプリケーションに使われてきた典型的なPVDシード層よりも4倍薄いシード膜厚を実現するという。

NovellusのAdvanced Seedプロセスが、深さ60μm、10対1のアスペクト比、垂直なサイドウォール形状を持つTSV構造において、2000ÅのCuシード膜を使って、ボイドフリーの埋め込みを実現した画像。通常のPVD手法で同じ結果を得るには8000Åのシード膜が必要で、今回の薄いTSVシード膜の実現は、通常のPVD手法と比べ、システムスループットの増加をもたらし、50%以上のCoCを削減することにもつながるとしている

なお同社では、同HCM TSVプロセスは、サイドウォールとボトムカバレッジ、さらに次工程のTSV電解めっき工程においてもボイドフリーを実現することが可能であるとするほか、HCM INOXソーステクノロジーを特徴とするINOVA NExT PVDシステムを用いることで、2Xnmテクノロジーおよびそれ以降のテクノロジーノードへPVD技術を持続することが可能となるとしている。