Cadence Design Systemsは11月16日(米国時間)、東芝とのモバイルおよびコンシューマ市場をターゲットとしたCOTおよびSoC設計向けの協業領域を拡大したことを発表した。
今回の協業関係の拡張には、「Cadence Chip Planning System」を使用したSoC設計の早期段階におけるチップ・プランニング、「Cadence Physical Verification System」によって強化されたDRC/LVS/ERC、そして「Virtuoso Advanced Parallel Simulator」を活用した、ミクスドシグナル設計を並列処理によるシミュレーションで加速するテクノロジなどが含まれているという。
なお、同協業拡張に対し、東芝は、「これまで多くの設計世代にわたってCadenceと東芝は協力してきた。VirtuosoカスタムIC設計環境とEncounter Digital Implementation Systemとの統合は、階層的なアナログ/デジタルのフロアプラン、配線、電気的解析、ECO、そして最終のチップ設計のフローとメソドロジにおいて大きな利点をもたらすこととなる。長期にわたる協力関係に基づいてCadenceと確立した経験・知識の蓄積は、先端設計を開発する際に役立つものとなる」とコメントしている。