Alteraは11月16日(米国時間)、Serial RapidIO(sRIO) 2.1に準拠したIPコアの提供を開始したことを発表した。同IPソリューションは、同社の「MegaCore IPライブラリ」の一部として提供され、「Quartus II v9.1」をダウンロード、インストール後すぐに評価することが可能となっている。

同社のSerial RapidIO IPコアは、1レーン当たり5.0Gbaudで動作するレーンを最大4本サポートしている。トランシーバを内蔵する「Stratix IV FPGA」に最適化されており、同社の開発ソフトウェア「Quartus II」のバージョン9.1(Quartus II v9.1)で設計を行うことができる。

RapidIO 2.1は、次世代ワイヤレス基地局から、高性能軍用システム、DSPファームなど幅広いアプリケーションで、最大20Gbaudでの動作を実現する規格で、今回のRapidIO 2.1のサポートは、Serial RapidIOに対する完全なソリューションとして、RapidIO 1.3と後方互換性のあるエンドポイントIPコア、リファレンス・デザイン、アプリケーション・ノート、テストベンチ、DSPおよびスイッチ・ベンダとの相互運用性レポートが含まれている。

また、同IPコアは、RapidIO Trade Associationのバス・ファンクショナル・モデルによって認定されており、同社の40nm FPGA「Stratix IV GX FPGA」「Stratix IV GT FPGA」「HardCopy IV GX ASIC」においてサポートされている。