MIPS Technoligiesは、Open SiliconおよびVirage Logicとの協業により高性能プロセッサベース・システム向けにテストチップを共同開発したことを発表した。

3社が開発したのは、65nmプロセス採用のASICで、1.1GHzの動作周波数をテストチップで達成している。これは、Open-Siliconの「CoreMAX」技術と、デジタル家電やSTB、ネットワーク・ソリューションなどで利用されているシンセサイザブルなスーパースカラ型プロセッサコア「MIPS32 74K」を用いて実現したもの。

74Kプロセッサコアは、32KB L1命令と512KB L2データ・キャッシュ、システム/メモリ・コントローラ・ブロックを搭載しており、10トラック・ライブラリとVirage Logicの「SiWare Memory」コンパイラを使用し、TSMCの65nm GPプロセスで実装した。

また、Open-SiliconのCoreMAX技術を使用したことで、設計者はデザインのクリティカル・パスの高速化に焦点を当てて数百の新しいスタンダード･セルを構築することが可能となる。これにより、SiWare MemoryコンパイラとTSMCのトリプルVtプロセス・オプションとともに使用することで、最終的な設計の全コーナにおいて、標準ASICマージンを含む1.1GHzのワーストケース・タイミングをクローズすることができたという。

すでに3社は2.5GHz以上の周波数で5,000 DMIP性能をターゲットにした40nmプロセスデバイスの開発も開始しており、テストチップを2010年第1四半期に完成する計画。このテストチップには、74Kプロセッサの浮動小数点バージョン、L2キャッシュ、システム/メモリ・コントローラ・ブロックが搭載される予定。