IDT、sRIO Gen2開発プログラムを発表 - TIのDSPにエンドポイントIPが採用

Integrated Device Technology(IDT)は10月26日、都内で記者説明会を開催。Serial RapidIO(sRIO) Gen2の開発プラットフォームの全容を公開するとともに、同Gen2のエンドポイントIPがTexas Instruments(TI)の無線インフラ用DSPに採用されたことを発表した。

現在同社はsRIO製品として、RapidIO 1.3規格に準拠した製品の展開を行っており、「10種の異なるスイッチを用意し、すべてのアプリケーションのニーズに応えられるようにしている。その結果、無線OEM上位10社の3G、LTE、WiMAXプログラムや軍事用VITA 41やVITA 46ソリューションの接続に用いられている」(同社Senior Product Manager of Serial RapidIO SwitchingであるDevashish Paul氏)とする。

sRIO Gen2は無線通信や動画配信、軍事分野などにおける高速通信化に伴う広帯域幅へのニーズに対応するために検討されてきた規格。また、低消費電力化として、従来以上の1Gbpsあたりの消費電力の低減も要求されており、その対応も図られている。このため、RapidIO Gen2では、エンドツーエンドの輻輳を低減し、効率の良いトラフィック管理で従来以上のデータ処理を行うことが可能となっている。具体的にはダブルPHYで、レーン当たり最大6.25Gbaudまでの高速化が可能。また、2つのコネクタを介し100cmの長さをサポートし、ボード間とバックプレーンにRapidIOを拡張している。

さらに、2つの仮想チャネルが異なるトラフィックタイプのQOSを保証するほか、相互接続のニーズに対応するため、複雑なデータ転送を効率的に行うためのネットワーク・フロー・コントロールのサポート強化などが行われている。

こうしたことにより、PCI Express Gen2とRapidIO Gen2を比較した場合、より小さいヘッダによる、より高いプロトコル効率性の実現ができるほか、同様のペイロードコンテンツに対し、Gbps当たりの消費電力を抑えることが可能。さらに、高いPHY可用性により、最大6.25Gbaudまで高速化が可能なほか、組み込みプロトコルでの少ない遅延を実現するとしている。

なお、同社としては、RapidIO Gen2製品については、すでにTIへのエンドポイントIPの提供をアナウンスしているが、ほかのカスタマに対してもすでにエンドポイントIPの提供を開始しており、これらカスタマがFPGAやDSP、ASICに同IPを搭載し製品化した時点でスイッチICなどを登場させ、足並みをそろえてシステムベンダ側に開発の遅延を生じさせないようにすることを予定しているようだ。

製品ラインナップとしては、1.25/2.5/3.125/5/6.25Gbaudをサポートしていく予定としており、セキュリティ機能および仮想チャネル機能のサポートなども盛り込まれる計画。プロセスはエンドポイント用IPとしては65nm以降の微細プロセスでの適用も可能としている関係上、具体的なプロセス幅は明らかにされなかったが、同IPと同様のものを自社製品に組み込むことで相互接続性を確保するということなので、65nmもしくは45nm前後の微細プロセスが用いられることが予想される。

また、開発ツールとして評価ボードなど各種ボードの提供も計画されており、「こうしたエコシステムの活用により、RapidIOの普及を拡大を実現したい」(同)としている。

なお、同社はRapidIO Trade Association(RTA)においてRapidIO Gen3規格の開発にも関与しており、こうした知見を武器に日本では無線市場および産業/組み込み市場に積極的に関与し、それぞれの産業での成長機会を窺っていくとしている。