Cadence Design SystemsとARMは、製品の市場投入時期を加速し、SoCの統合と検証にかかるコストを削減するために、次世代のSoC設計フローを構築する戦略的な提携関係を結んだことを明らかにした。

この提携により、Cadenceの「Chip Planning System」と機能検証ソリューション「Incisive」が、ARMの「AMBA Designer」および最適なパフォーマンス・アーキテクチャを決定するためのツール「Verification and Performance Exploration(VPE)」、ならびにネットワーク・インターコネクトIP(CPUバス)と統合されることとなる。

なお、両社はこれにより、共通の顧客に対し、統合されたソリューションを2010年中に開発フェーズに合わせて提供していく予定としている。