NECエレクトロニクスは5月28日、LSIとプリント基板の間のデータのやりとりを行う際に発生するインピーダンスの差(インピーダンス不整合)により生じるLSIの性能低下を防ぐことを目的に、低コストのワイヤボンディングBGAタイプのパッケージ基板に「分布定数回路」を3次元的に作りこむ設計技術を開発し、その設計技術を応用したシステムLSIの試作に成功したことを発表した。

同技術は高周波分野で活用される分布定数回路的な設計手法を応用したもので、ワイヤボンディングBGAパッケージ内部に不可避的に存在するインダクタンスや容量などの寄生素子成分を活用することで、デバイスの動作周波数帯域において電気信号の反射を相殺する回路を作りこむというもの。

具体的には、寄生素子成分を一定の規則に基づき3次元的に分散配置することによって分布定数回路を形成し、LSIとプリント基板のインピーダンス不整合により生じる信号反射の波形の逆相となる波形を生成するというもの。LSIから別のLSIへ信号送信される際に発生する反射信号が相殺されるため、配線内での反射の繰り返しを防ぎ、波形劣化を最小にして対象のLSIへ送信することが可能になるという。

使用可能な配線層数が限られたワイヤボンディングBGAパッケージでは、電源供給線と信号線の間でお互いにノイズが伝播しやすいという問題があり、6.4Gbpsの信号を伝送する際の妨げとなっていた。

同社では、LSI、ワイヤボンディングBGAパッケージおよびシステムボードから構成されるシステムの信号・電源同時解析(シグナル・パワーインテグリティ解析)を実用的な時間と精度で行う工夫を盛り込むことで、電源-信号間の3次元的な信号干渉を十分な精度で20GHz帯までモデル化、システムLSIの設計に適用することに成功した。

また、同技術を用い、信号反射量および電源-信号間のノイズ伝播量が、従来の設計手法を使用した場合のそれぞれ60%および50%となるシステムLSIの試作にも成功。試作LSIはコンシューマ向けの6.4Gbpsクラスのデータ通信を行うシステムLSIで、チップ内に回路を追加したり、パッケージ基板の生産工程に特殊な工程を付加することなく、2層のワイヤボンディングBGAで実現したという。

さらに、同社では、同技術をパッケージ設計に効率よく適用するための設計環境として、ボンディングワイヤ、ビア、スルーホール、はんだボール、配線などを3次元分布定数部品として準備。適用製品ごとにパッケージ基板の配線設計を行う場合、これらあらかじめ準備された3次元分布定数部品を活用することで、従来の電磁界解析を行いながら設計する手法と比較して、1/1000以下の時間で行うことが可能となるという。

なお、同社では、同技術は10Gbpsクラスの製品にも対応できると考えており、今後、PCI Express version3やHDMI1.3などの新技術を用いた応用製品の品種拡充につなげていきたいとしている。