東芝とSanDiskは2月12日、3ビット/セル(8値)と4ビット/セル(16値)のNAND型フラッシュメモリを開発したことを明らかにした。

ビット/セルの値を増やす場合、それぞれのしきい値電圧の分布幅を狭くする必要がある。今回開発した3ビット/セルでは、書き込み前に書き込みが必要なセルのみを判断する機能を搭載することにより、しきい値電圧の分布幅の精密な制御を可能とした。また、ロウデコーダの回路構成の簡素化やカラムの制御方式を工夫したことで、チップサイズの縮小に成功。既存の43nmプロセスを用いた場合、2ビット/セルの16Gビット品(約120mm2)と比べても小さくなり、32Gビット品でも約113mm2で済むという。

32nmプロセスを採用した32Gビット 3ビット/セルのNAND型フラッシュメモリチップ

また、4ビット/セルでは、3ビット/セル以上にしきい値電圧の分布幅をより狭くする必要があるが、微細化によりセル間隔が狭くなり、セル間の干渉が起きるため、書き込み後にしきい値電圧の分布幅が広がってしまうことが課題となっていた。今回、書き込みを3段階に分け、セル間の干渉の影響を補正しながら徐々に細かくデータを書き込むことにより、書き込みの精度を上げる方法を採用。これにより、4ビット/セルに必要となるしきい値電圧の分布幅を実現したという。また、選択ワード線の全セルを同時に読み出す方式の採用などにより7.8MBpsの書き込み速度を実現している。

43nmプロセスを採用した64Gビット 4ビット/セルのNAND型フラッシュメモリチップ

なお、両社は、3ビット/セルでは、32nmプロセスを採用した32Gビット品を、4ビット/セルでは43nmプロセスを採用した64Gビット品の試作を終えており、32nmプロセス適用の32Gビット品を、2009年後半から四日市工場にて量産する計画としている。