NECは、システムLSIを構成するロジックとメモリを分離し別チップ化。3次元実装技術を用いて、それらのチップを近接積層するシステムLSIのアーキテクチャを開発、チップ積層型メモリ(積層フレキシブルメモリ)の基本動作実証に成功したことを明らかにした。

上が「積層フレキシブルメモリ」チップで下がロジックチップ

同アーキテクチャは、メモリ専用チップに小規模メモリをタイル状に並べた多数のメモリコアを、チップ内にネットワーク状に接続配線を巡らせたネットワークオンチップで結合する技術を開発。これにより、ロジックチップ上に積層したメモリチップのメモリ構成をフレキシブルに、必要な時に必要な容量のメモリのみを柔軟に利用できるメモリ構成の「フレキシブル化」を実現した。

また、ネットワークオンチップにおいて、メモリデータの伝送をメモリコア間で時分割多重する技術と、メモリデータをビット分割して別経路で伝送する技術を開発。時分割伝送では、隣接するメモリコア間でネットワーク上のスイッチノードを共有することで、ノード数の削減が可能である。ビット分割伝送では、一定のビット数どとに経路を分けることで、伝送路のビット幅を削減でき、ビットごとに必要なネットワーク接続配線数を削減することが可能である。

これらにより、従来アーキテクチャ比で約60%の面積削減ができるほか、レイテンシも約40%削減でき、再構成機能のない混載メモリと同等の高速メモリ読み出し動作を実現できるという。

これまでの3次元実装技術は、汎用DRAMやフラッシュメモリの積層、小型イメージセンサなどでの実用化が進んでいたが、システムLSIでは具体的な応用が明確ではなかった。

今回開発された技術を用いることで、これまでシステムLSIが扱ってきたメモリである、内部に集積する混載メモリと、外部に接続される汎用メモリに加え、第3のメモリが加わることとなり、システムLSIに複数搭載される機能IPコアが、機能を実現する際に必要となるメモリを必要な時に必要な容量だけ確保することが可能となるため、大規模なシステムLSIの実現も可能となるという。

なお、同アーキテクチャの開発成功を受けて同社では、将来の大規模システムLSIの実現を目指した研究開発を今後も積極的に展開していくとしている。