Xilinx、Virtex-6とSpartan-6を発表 - 11.2Gbpsトランシーバを搭載

米Xilinxは2月2日(現地時間)、次世代のFPGAとして「Virtex-6」と「Spartan-6」を発表した。これに先立つ1月29日、同社の日本法人であるザイリンクスは都内で記者発表会を開催し、同社社長のSam Rogan氏(Photo00)に加え、本社CEOであるMoshe Gavrielov氏なども来日して、同社の戦略と新製品の詳細を発表した。まずはこの発表会の中身についてレポートしたい。

「よりProgrammable」な時代へ

まず挨拶に立ったSam Rogan氏は「変革への挑戦」として、現在の製品開発の現場ではASIC→FPGAの流れが適しつつある事を強調した(Photo01)のち、Gavrielov氏(Photo02)にバトンタッチした。

「今年はXilinx創立25周年目にあたり、また重要な製品を発表する事にもなり、個人的にはCEOに就任後、満1年となる」と始まったGavrielov氏のスピーチは、改めてXilinxのポジションを説明するものであった。

まずマーケットトレンドを見ると、製品のライフサイクルが短縮され、結果としてよりTime To Market(TTM)の短縮が求められる様になっており、かつ少量多品種が求められるとする(Photo03)。こうした中で、半導体ベンダはどう対応を迫られるかという話になる。自社でFabを持つ大手ベンダの場合でも、製品の統廃合やFab lite/Fablessへの移行を余儀なくされるところが大半である(Photo04)。

ではASSPに代表されるファウンドリビジネスは? というと、これも難しい(Photo05)。1つにはプロセスの微細化が進むと、開発費が急激に高騰するためで、この結果量産効果がかなり見込めるマーケットでないとペイしなくなってきている。では、いわゆるFablessのStartup Companyは? というと、特に昨年の金融危機以来ベンチャーキャピタルからの資金供給が途絶えた状況になっており、新規に立ち上げるのがほとんど不可能な状況になっている(Photo06)。だからといって、「では新規の製品を作るのはやめよう」とか「既存のチップだけでなんとか賄おう」という訳にもいかないのが現状である。

このあたりを、市場サイズで見直してみたのがPhoto08である。出荷量が十分に見込める領域では、ASICあるいはASSPが経済的である。ただし先のPhoto05ではないが、プロセス微細化に伴って、必要とされる市場サイズを大きめに取らないとペイしなくなっており、この結果ASIC/ASSPが普通に使えるセグメントはだんだん減ってきている。

ただ、だからといってFPGAがそうしたマーケットを直ぐに取る訳にはいかなかった。それはコストや性能、消費電力など様々な要因によるものであるが、今回の新製品は技術の進歩により、FPGAがカバーできる領域をより広げる事に成功した(Photo09)というのがGavrielov氏の主張である。具体的には、Virtex-6とSpartan-6によりこれが可能になるという話だ(Photo10)。

Virtex-6/Spartan-6にあわせて、Xilinxは新たにTarget Design Platformを導入し(Photo11)、これまでよりも迅速に開発可能な環境を整備し、提供する事を予定しており、これがPhoto10の「開発期間を50%短縮」に繋がる形だ。今回の製品は、先にPhoto08で「どちらのサポートも十分でない領域」をターゲットとしており(Photo12)、これによってより多くのDesignをASIC/ASSPから奪おう、という目論みである。