米Cadence Design Systemsは1月20日(現地時間)、同社のハードウェア設計およびインプリメンテーション向けエレクトロニック・システムレベル(ESL)・テクノロジ「C-to-Silicon Compiler」をAlteraおよびXilinxのFPGA合成ツールと統合したと発表した。

今回の対応により、Alteraのソフトウェア「Quartus II」とXilinxのFPGA合成ツール「Xilinx Synthesis Technology(XST)」に対応して動作するようになる。

C-to-Silicon Compilerは、システム・オン・チップ(SoC)用のIPの構築と再利用において、設計者の生産性を最大で10倍にまで向上させることが可能なツール。今回のバージョンではAlteraとXilinxのFPGAをターゲットとしたSoCのIPブロックを設計する設計者に対しても同様の生産性向上の利点を提供できるようになった。