TSMC、28nm以降のプロセスロードマップを公開 - MEB ML2やEUVの適用も検討

半導体ファウンドリの台湾Taiwan Semiconductor Manufacturing(TSMC)は10月20日、「TSMCテクノロジー・シンポジウム・ジャパン 2008(TSMC TECHNOLOGY SYMPOSIUM JAPAN 2008)」を神奈川県横浜市のパン パシフィック 横浜ベイホテル東急にて開催した。

同シンポジウムでは、同社President & CEOのRick L. Tsai氏らが登壇、2008年の技術アップデートなどの解説を行った。

同社のプロセスロードマップとしてはすでに28nmプロセスをフルノード技術として提供することが発表されているが、これを踏襲したものが会場にて説明された。

まず40nmプロセス技術「40G」をベースとし、スタンバイ電力の省電力化などが図られた32nmプロセス技術「32G」が2009年第4四半期ころから提供が行われ、次いで28nmプロセスで低消費電力と性能の両立を図った「28LPT」が2010年の第2四半期初頭ころを、高性能プロセス「28HP」が2010年第3四半期初頭ころの提供がそれぞれ予定されている。

この28nmプロセスでは、NA=1.35のArF液浸リソグラフィが用いられるが、その後に計画されている22nmプロセスではダブルパターニングのArF液浸リソグラフィの適用が検討されているほか、MEB(Multi Electron Beam)ML2(Mask Less Lithography)やEUVが候補となる。特にMEB ML2については22nmの第2段階から適用をできれば、としている。

その後の15nmプロセスではMEB ML2もしくはEUVが検討材料となっている。いずれも100wphが目安で、EUVのNAは0.35としている。

また、3次元トランジスタFinFETの開発も進んでいる。すでに22nmプロセスでの試作を行っており、同プロセスもしくは15nmプロセスあたりでの使用が検討されているという。

このほか、Rick氏は記者会見の席上にて、「(プロセスの微細化に伴い)Fabへの投資が以前と比べ高騰している。そのため、ROI(投資利益率)が悪化し、旧式の方法では継続した投資が難しくなる。TSMCは、カスタマに対し"Time-to-Market"や"付加価値"といった新たな価値を提供することで、カスタマの投資負担削減を目指す」とし、カスタマサポートの充実を図っていくとした。

また、同社日本法人のTSMCジャパンの代表取締役社長である小野寺誠氏は、同会見にて、日本市場におけるキーワードを「グローバリゼーション」「アセットライト」「戦略的協業」の3つであるとし、「TSMCの持つ地力の強さを武器に、世界的な市況のダウンターンからアップターンに戻ってくる時に向け、ビジネスを推し進めていく」と、TSMCとカスタマによる長期的支援の枠組み作りを開始したことを強調した。