半導体ベンダベンチャーの米Achronix Semiconductorは16日、1.5GHzの内部クロック周波数(Fmax)を実現した「Speedsterファミリ」を製品化、サンプル出荷を開始したことを発表した。価格は参考価格で200ドル程度としている。

内部クロック周波数1.5GHzを実現したFPGA「SPD60」の外観写真(パッケージサイズは45mm×45mmとかなり大きめ)

同ファミリは4種類の製品が予定されており、サンプル出荷を開始したのは、この中で下から2番目となる4万7,040のLUT(Look up Table)を搭載する「SPD60」。20レーンの10.3Gbps SerDesと4つの独立した1066Mbps DDR2/DDR3メモリコントローラを搭載している。製造は台湾のTaiwan Semiconductor Manufacturing(TSMC)が担当。プロセスは65nm G+プロセスを採用している。

Speedsterファミリ4製品の概要

同社は2004年に設立された半導体ファブレスベンチャーで、10年間米Cornell大学にて研究開発が行われてきた同社独自のデータ移動速度向上技術「picoPIPEアクセラレータ技術」を基盤としている。

Achronix Semiconductorの会長兼CEOであるJohn Lofton Holt氏

同技術について、同社の創立者の1人で、会長兼CEOのJohn Lofton Holt氏は「従来技術の延長線をなぞるだけでは半導体デバイスの高速化は困難になってきている。例えば、180nmのFPGAと比較して45nmのFPGAでも2倍程度の性能向上しか果たされていない。これは大規模な回路にクロックを配信する必要と電力消費の増大が起因している。当社の技術を用いることで、これらの問題は解決され、ASICを超す性能をFPGAで実現することができるようになる」とする。

具体的には、標準的なRLB(Reconfigurable Logic Block)として4LUTで構成することは他のFPGAと変わらないが、FPGAの構成としてRLBを内包する「ファブリック」とその周辺にグローバルクロックを供給する「フレーム」の2つに分け、ファブリックではグローバルクロックを用いずに処理を行う。

ファブリックとフレームの2つによってFPGAを構成。これらの各所にpicoPIPEが配置されることにより、グローバルクロックに頼らない処理を実現する

picoPIPEは主にファブリック部のロジック間に配置される。また、ロジックの前後に配置されるほか、フレーム部にも配置される。従来、グローバルクロックによって行われていたロジック処理の場合、各レジスタではクロックエッジごとにデータトークン(値)が吐き出されるため、1つのデータの移動に時間がかかっていた。

picoPIPEではデータトークンとして2つの信号(0と1)を使用、先のpicoPIPEにいずれかの信号が入力された際に、非常に微細な信号(Acknowledge:確認)が前段のpicoPIPEにデータトークンが届いたことを連絡、これにより前段のpicoPIPEは新たなデータトークンをさらに前段のpicoPIPEに要求する、といったクロックに依存しないデータの移動が可能となり、結果としてスループットの向上が実現されることとなる。

picoPIPEでは2つの信号を使用して、データが入力された際に前段に入力されたことを知らせる(信号が入力されない状態ではNo Dataという情報を流しているという)

同技術の基本的な考え方は、グローバルクロックの代わりに回路ブロックごとに相互確認(ハンドシェイク)プロトコルを用いることによって演算処理を行う非同期式回路のものとほぼ同様ではあるが、同社としては非同期という言葉がネガティブなイメージを持っているために、非同期式回路という言葉は使用していないという。

従来のFPGAがレジスタごとに供給されるグローバルクロックを元にデータトークンの送信を行っていたのに対し、picoPIPEでは、各ロジック間やロジックの前後に存在するpicoPIPEに値が入るごとに送信が行われるため、多くの信号のやり取りが可能となる

従来の回路方式と異なるため、ユーザー側としては設計が複雑になるという危惧もあるが、Mentor GraphicsもしくはSynplicity(現Synopsys)の提供する一般的なFPGA向けフロントエンドツールならびにAchronixの提供するバックエンドツール「Achronix CAD Enviroment(ACE)」を用いることで、従来のFPGA同様、レジスタを配置する作業を行うだけで自動的にpicoPIPEを挿入することができるため、特段の意識をしないで設計を行うことが可能だという。

従来のFPGAを使用したことがあるユーザーが使い慣れたツールで設計することを可能にするため、パートナーの提供するフロントエンドツールでの設計に対応している

ターゲットとする市場としては、「主に通信、ネットワーク、DSP、HPC、テスト/測定、セキュリティ/暗号化などの分野で用いられてきたASIC/ASSPの置き換えで、決してXilinxやAlteraといった既存のFPGAメーカーと競合しようという考えは無い」(同)とした。

SPD60以外の製品「SPD30」「SPD100」「SPD180」は、今後3カ月～9カ月の間にSPD180、SPD30、SPD100の順番で出荷を開始することを計画しており、中でもSPD30については「比較的低コストで提供できる。プロシューマ用途としても期待できるため、日本でも注目してもらいたい」(同)とした。

なお、同社では、SPD60を搭載した開発キットとして「Speedster Development Kit(SDK60)」の提供も開始しており、これを用いることでSpeedsterの基本的な機能のすべてを活用することが可能となっている。