日立製作所およびルネサス テクノロジは17日、処理量の増大によりシステムLSI内部の電源電圧が低下するのを抑制し、処理量に関わらずLSIの安定動作を確保する「オンチップ電源電圧制御回路技術」を開発したと発表した。

システムLSIは、製造プロセスの微細化に伴い、素子の特性のバラつきが大きくなり、結果として電源電圧のマージンを広くとる必要があった。また、回路の大規模化によって設計の複雑度が増すことで、電源電圧のマージンを確保することが困難となっていた。このため、高性能化と省電力化を両立させていくためには、電源電圧マージンの縮小化と、処理量増大時に安定動作を補償する回路技術が求められていた。

同技術は、LSI内部に通常の電源配線とともに、電圧の高い補助電源を配線し、LSIの動作状況に応じて補助電源の配線を通常の電源線に接続するというもの。これにより、高負荷動作時に発生する電源電圧の低下を抑制することが可能となる。

また、補助電源は、通常電源線に付加して利用するため、補助電源を設けるために使用する配線の規模を、通常、電源を設ける際に用いるリソースの10%程度に抑えることが可能だという。

さらに、デジタル出力のオンチップ電源電圧計測技術を開発。オンチップ・オシレータの発振出力の周波数信号(アナログ)をタイム/デジタルコンバータ(TDC)でデジタル出力することが可能となった。

これらの技術により、65nmプロセスで試作した回路で効果検証を行ったところ、従来回路と比べ、処理量が増大したときの電源電圧低下を40%改善、LSI内部で生じる電源電圧の低下を40mV抑制できることを確認したほか、デジタル電圧計測の基本動作が確認された。