富士通研究所と富士通マイクロエレクトロニクスは17日、32nmプロセス世代のロジックLSI向けに、低消費電力で動作が可能なCMOS技術を開発したと発表した。

これまで32nmプロセス世代のロジックLSIでは、低い電圧でも従来と変わらないオン電流を実現するために、NMOSとPMOSそれぞれに異なるメタル材料のゲート電極を形成することが検討されてきたが、新材料の導入と製造工程の増加によるコスト増が問題とされてきた。

今回富士通研らが開発した技術は、NMOSを従来のNiSiとpoly-Siからなる2層のゲート電極構造のままとし、poly-Si層に不純物を添加することで、オン電流が流れるチャネル部に歪みを加え、オン電流を増加させることに成功している。

また、高温熱処理と構造の最適化により、PMOSのゲート電極だけをNiのフルシリサイド(FUSI)化することに成功した。NiSiによるゲート電極は、メタルゲート電極として機能するため、PMOSのpoly-Siで発生するゲート電極の空乏化による性能低下がなくなり、オン電流を増加させることができる。

32nmプロセス世代向け低消費電力化CMOS技術

こうした技術を取り入れることにより、製造工程数は従来の32nmプロセス世代向けメタルゲート技術と比べ、6工程から1工程へと削減することが可能になるという。また、コストの増大はメタルゲート技術をそのまま導入することに比べ、1%以下で済むほか、性能面でも45nmプロセス世代のロジックLSIと比べ動作時の消費電力を約40%削減することができるという。