8月20日と21日の両日、Stanford大学のMemorial Auditoriumで開催された国際学会「Hot Chips 19」の第一日目の最後のプログラムとして、午後8時15分から「What's Next after CMOS?」と題するパネルディスカッションが行われた。

半導体の微細化が限界に近づきMooreの法則の延長にも不安が感じられるようになった最近の状態を反映して、夜遅いセッションにもかかわらず、多数の参加者が詰め掛けた。モデレータはHP研究所のNorm Jouppi氏が務め、パネラーは、テクノロジ関係では超有名人であるStanford大学のMark Horowitz教授、量子コンピューティングの研究者であるカリフォルニア大学バークレー校(UCB)のJohn Kubiatowicz教授、IntelのMike Mayberry氏、そして、SOIの父とも言われるIBMのGhavam Shahidi氏、HPのStan William氏という顔ぶれである。

パネルディスカッションの壇上に並んだパネラー。左から、モデレータのJouppi氏、パネラーのWilliams氏、Kubiatowicz教授、Mayberry氏、Shahidi氏とHorowitz教授。

モデレータのJouppi氏は、これまで40年間はMooreの法則に頼って、最小寸法は1/100になり、素子数は1万倍、クロックは100倍になったが、微細化は何時かは止まる。その次になにが来るか? と述べ、パネリストにバトンタッチした。

HPのWilliams氏は、これからは1個の素子の機能を高める方向に向かうべきと述べた。そして、高機能素子の可能性として、光を使うPhotonics素子やナノスケールのトンネル効果を使った高機能スイッチなどが有望との考えを示した。但し、これだけでシステムが出来るわけではなく、CMOSを基盤としてこれらの新素子を組み合わせるという考え方である。

次にIBMのShahidi氏は、8年後には11nmプロセスが実現でき、これにより10Bトランジスタのチップが出来る。更に、Through Silicon Viaを使って3次元的にチップを積み重ね数10BトランジスタのVLSIが出来る。CMOSの次を考える前に、まず、これを使って何を作るべきかを考えるべきと述べた。

IntelのMayberry氏は、単純なスケーリングは既に130nm世代以後は破綻しており、90nmでは歪シリコンなどの技術が導入された。今後もHigh-Kゲート絶縁膜やTri-Gateなどの新技術が導入され、10年後には数100Bトランジスタまで行ける。また、III-V族半導体を使って性能を改善する手も考えられると述べた。

Kubiatowicz教授は、来年には実用的な計算ができる最低限と言われる30qubitをイオントラップで実現できると述べ、量子コンピューティングはCMOS以後の候補になり得ると述べた。しかし、量子コンピューティングのエラー訂正に関しては、Williams氏が7倍くらい回路がいると述べたのに対して、それは楽観的で、エラー訂正には数十から数百倍の回路が必要と述べた。

筆者には、デモンストレーションレベルの計算には30qubitでも良いが、実用的にエラー訂正を備えたコンピュータの構築には1000から1万qubitが必要と聞こえた。実用的なコンピューティングにはこのように多数のqubitが必要とすると、まず、エンタングルメントが何故起こり、何故壊れるのかという基本原理を理解し、エンタングルメント状態の持続時間を飛躍的に向上する必要があるように思われた。