Q(大原):次に、図1を基に少し質問させてください。と言うか、他社の雑誌(*1)持ってきていいのかな? とも思うのですが(笑)。実はこの前もちょっとお聞きした話で、364個のPEがあり、そのうち168個がEXE PEとなっています。で、全体のマトリックスを六つに分割しており、その周囲が(DLV / DLH / DLXという)リレースロットになっています。で、まずこのEXE PEの168個を6で割って1セグメントあたり28個というの、あるいはそもそも六セグメントに分割したというのは、これは単なるトレードオフなのでしょうか? それとも、計算したら例えばEXEは28個あれば十分だという話だったのでしょうか?

図1(出典:CQ出版社「デザインウェーブマガジン 2004年8月号 特集1 Appendix A 『DAPDNA-2を使ってみた!』(早乙女勝昭著)」の図10を元に筆者作成)

(*1) CQ出版社のデザインウェーブマガジン 2004年8月号の特集1で「動的再構成可能デバイス、その素性と実力」と題して、Reconfiguration Deviceを取り上げており、第2章と第3章がDAPDNAの紹介に割かれている。特に第2章は佐藤氏も共著者として名前が挙がっており、インタビュー時にはこの雑誌を持参しての質問となった。

A(佐藤):すごくややこしい話で、感心される部分とがっかりされる部分の両方があると思います。まず概算率という制限がありまして、そこに入れられるゲート数がやはり有限な訳です。当時ですと1000万～1300万とか、技術者がだいぶ頑張ってくれたおかげで、130nmのプロセスでトータル1200万ゲート相当分を入れています。

その数字ですが、そもそもRequirementとして、論理的あるいはFunction的に、我々が想定したユーザーのアプリケーションでは、この程度(の機能や性能)は欲しいというものが当然あります。あと裏話もすると、当初社内ではかなり乱暴な、何が何でも10mm角以内とか9mm角にしろとかいう議論もありまして、そこでやりましょうとしてて始まった訳です。

ただこれは、私からは当然不自然な議論に聞こえましたが。お客様から見た場合、差別化というとあれなんですけれど、自分達のアドバンテージというか優位性が、これだと言えなくなりますよね。性能面での優位性が言えなくなってくると、お客さんから見ると値段は似たように見えますから。だからといって、積極的に飛びつくような魅力というか性能も同時に提言して行き、それで勝つという論理だと、今度は似たり寄ったりの性能になるかもしれない。ドラスティックな性能差というのは見せることが出来なくて、例えば数十%早いですよ、あるいは数百%ですよ、と。本当は数千%っというと驚きますけれど、120%や130%早くしても、それは動作周波数を上げればいいんだろうという話になってしまうので、それは魅力的に感じませんでした。

そこでご質問に答えると、アプリケーション上ですね、例えばFFTですとか、何かの画像処理をとかやった場合、ラインバッファ分を内側にいれなければ、外側のアクセスが増える事になりますので、仮にメモリバンド幅を使い切ったとしても、結局全体のスループットから見たら魅力的なものでは無くなります、と。そういう机上計算とかやって行くと、メモリはこのくらい入れなければいけませんとか、演算機はこれくらい無いと、例えばどこかのFPGAではこれくらいのベンチマーク結果が出ていますが、ウチの奴では出ませんとか。あるいはどこかのDSPには勝てませんとか、これだと魅力的では無いわけです。ただ、手元にあるPCでやったら全然話になりませんとかなって来た場合に、では肝心の性能をどのあたりに狙いを定めるかいう話と、現実に実現できるレンジのどのあたりに入っているかという話が出てくるわけです。で、その際に低い方に振るのか、出来るだけ無理して背伸びした方に振るのかって言う選択になるわけです。130nmで比較的無理をした中で、やはり出せるものは限られて来る訳ですね。

パッケージやソフトの問題も勿論あります。それから熱の問題もありますよね。そういった中で、演算機の数ですとか、この程度はアピールできますとか、これだったらいいでしょうというバランスを取るわけですが、その中で出来る限り性能を重視する方向で振りました。性能を重視する方向で、物理的に実装して、現実的に許されると言ったら変ですが、富士通さんから見てもこれなら作れますという辺り。あと、売ろうと思えばきっと売れるんだろうという思われるポイントの見極めですね。

あと6セグメントなのは、動作周波数の関係ですね。Gateの遅延よりもWireですとか、配線容量とか、要するにWiringに起因する遅延ですね。つまり動作周波数を上げてゆくと、(Gateよりも)Wiringの方が効いてしまう領域に入ってきます。そうなると、Repeaterなどを入れたとしても、動作周波数の保証がなかなか出来にくくなる訳です。

これは良い意味でも悪い意味でも長所と短所が同居していまして、Flexibilityを上げようとすると、Wiring Costが膨大になってきますし、Timing Budgetも問題になってきます。Timing Budgetは富士通のStandard Cell(でどこまで許容できるかという話)で。勿論富士通さんは優秀なCell使われてますけれど、富士通さんも製造するためにはYieldがここまでという基準がある訳です。富士通さんの場合、Qualityが非常に高くて、絶対不良は出さないというポリシーをお持ちなので、なんと言うか、専門学的に確率としては有り得そうも無い位までQuality Controlをなさるわけで、そうなると我々がDesignで使いたいというものが、必ずしも使えるとは限らない。(続く)