アメリカ時間で9月19日より開催されるIntel Innovation 2023に合わせ、IntelはMeteor Lakeの詳細を解禁した。これを一気に記事化するにはちょっと分量が多いので、何パートかに分けてお届けしたい。まずは懸案であるIntel 4 Processに関してである。

  • 「Meteor Lake」Deep Dive その1 - Intel 4 Process Update

    Intel Meteor Lake

Intel 4 Processの詳細は、2022年6月のVLSI Symposiumで公開されており、ここでHigh Performance Libraryの詳細なジオメトリとかCOAGの詳細、SDB(Single Diffusion Break)の詳細、配線層のDesign Rule、eCuと呼ばれる、銅配線のわりにCoのライナーをつけ、その外側にTaのバリアを形成した新しい配線構造、密度の上がった配線層などIntel 4 Processの特徴に関してはすでに詳細な説明が行われている。これらの特徴に関しては今回の発表でも特に変更はないかのように見えて、最後の最後で爆弾が投入された(Photo01～04)。それはPhoto04で明確に"Metal 0(30nm pitch with SAQP)"と記されていることだ。SAQPを使うという事は、要するにM0層にはEUVを使っていない、という事の裏返しである。Intel 4の場合、Fin及びM0が30nm、M2/M4が45nm、Contact GateとM1/M3がが50nmとなっている。だから一番使いたいのはFinとM0、次いでM2/M4で、Contact GateやM1/M3はSAQPを使わなくてもそもそも形成できそう(ギリアウトかもしれないが)な部分だから、EUVの対象になりにくい。となると、使っているのはM2/M4のみで、M0はおろか下手をするとトランジスタ層すら怪しいことになる。「M0に使ってないなら、一体どこにEUVを使っているのか？」とWilliam Grimm氏(VP, Director of Product Engineering for Logic Technology & Developmen)を問い詰めたものの、明確な回答は得られなかった。ただ「複数の層にEUVを適用している」という返事は貰っている。

  • Photo01: High Performance Libraryの詳細なジオメトリ。CPP×Library Heightの比でいえばIntel 4はIntel 7の49%程度の面積に収まる。

  • Photo02: Dummy Gate Removalの効果。見た目はともかく具体的な要素技術はVLSI Symposiuのスライドの方が判りやすい。

  • Photo03: eCuの構造。M0～M4がこのeCuを利用した配線層となる。

  • Photo04: 何気に衝撃的なスライド。

EUVの効用に関しては、そもそも1発の露光で複雑なパターンが綺麗に抜けることが以前も説明されており、今回もこんなスライド(Photo05,06)が出てきたのだが、Photo06を深読みするとそもそもIntel 4はEUVが無くても製造可能なギリギリであり、ここでいくつかの「工程」にEUVを利用することで多少製造の容易化とかを図ったというあたりではないのか？ という気がしている。そしてM0がSAQPという時点で、EUVのメリットである"狭い配線幅のパターンを構築する"という用途ではEUVを使うつもりが(少なくとも現時点では)無い気がしてきた。その理由として考えられるのは、コストの増大だろう。なにしろEUVのStepperは消費電力がDUVと比較にならないほど大きい(主な理由はEUV光源の効率の悪さで、1MW近い消費電力が必要とされる)。DUV+液浸のSAQPとかにしても、消費電力はEUVの数分の1程度(下手をすると一桁少ない)で済む。こうなると、DUV+液浸のSAQPでできる部分は可能な限りそのまま行った方が、実はコスト的には下がる可能性が大きい。ではSAQPだと何が苦手か？ というとパターンカットとかVIA構築のための穴あけなどで、こうした用途に限ってEUVを適用している可能性もある。

  • Photo05: これはVLSI Symposiumと同じスライド。

  • Photo06: マスク枚数と工数の比較。この"Intel 4 w/EUV"は、可能な限りEUVを適用すると理論的にはここまで減る、というものな気がしてきた。

つまりFin～M4あたりまでは、パターン構築そのものは引き続きSAQPを利用しつつ、パターンカットなどにだけEUVを適用。M5以上は従来と同じSADPあたりで対応、というのが実情に近いのではないかと思われる。

今回Intel 4のYieldについて初めて言及があったが、量産開始の四半期のYieldは従来に比べて非常に高い、とされている(Photo07)。もっともこれ「何のYieldを比較しているのか」という疑問は残る。Broadwell～TigerLakeまでは基本的にMonolithicなダイだから、ダイのYield＝製品のYieldである。ところがMeteor LakeはCPU TileこそIntel 4ながら、GPUはTSMC N5、IO及びSoCはTSMC N6、Base TileはIntel 22FFLである。ということでこの高いYieldは、Intel 4のCPU Tile単体のYieldを示しているのか、それともMeteor Lake(＝それぞれのTileの良品を選んだ後、Foverosで全体をくみ上げたもの)のYieldなのか。もし後者だとすると、それはIntel 4のYieldではなくFoverosのYieldという事になりかねない。このあたりは機会があったら確認してみたいと思う。

  • Photo07: あとMeteor LakeのCPU Tileは概ね74平方mm程度と想定されるので、200平方mmを超えるTiger Lakeなどと比較するのがそもそもおかしい気もする。

ちなみに性能に関してはIntel 7と比較して20%以上性能/消費電力比が向上しているとしている(Photo08)が、これは以前公開されているものと大きくは変わらない。またMIM CAPの容量が向上した(Photo09)話も以前と同じである。

  • Photo08: 電源電圧はULVT～HVTまでPMOS/NMOS共に4種類用意され、このうち6つを選んだ6VTと、8つ全部使う8VTの2つがあるが、Meteor Lakeでどちらを使っているかは明らかにされていない。

  • Photo09: MIM CAPの容量が向上したという話。

ということで大雑把にIntel 4が見えてきた格好で、EUVを使うシーンをぎりぎりまで減らしたことで、量産に入れるようになったというのが正しい見方な気がする。ただこれを「EUVを使いこなした」と言えるのかはやや疑問である。Intel 3はおそらくIntel 4の延長にあるので、確かにこれなら量産に入ることは難しくないだろう。ただその先のIntel 20Aや18Aも同じ様にSAQPをメインにしてピンポイントでEUVという使い方で量産ができるのか、ちょっとハードルは残るのかもしれない。

参考記事：
・「Meteor Lake」Deep Dive その4 - GPU、IO & SoC Detail
https://news.mynavi.jp/article/20231010-2789313/
・「Meteor Lake」Deep Dive その3 - AI NPU Detail
https://news.mynavi.jp/article/20231005-2785788/
・「Meteor Lake」Deep Dive その2 - Processor Detail
https://news.mynavi.jp/article/20230921-2776351/