台湾MediaTekと台湾TSMCは9月7日（現地時間）、MediaTekがTSMCの最先端3nmプロセスを採用したチップ開発に初めて成功し、次期Dimensityシステムにおけるフラッグシップモデルとして2024年にも量産を開始する予定だと発表した。

  • MediaTek、TSMC 3nmプロセス採用のチップ開発に成功 - 次期Dimensityへ採用

TSMC 3nmプロセスは、現行最先端の半導体製造技術。同社N5プロセスとの比較では、同じ消費電力で18%の性能向上、同じ性能で32%もの消費電力削減を実現したとしており、ロジック密度は約60%も向上。大きなジャンプアップとなることが目されており、2024年投入予定のDimensity SoCへの採用を予告した形だ。

発表に寄せてMediaTekプレジデントのJoe Chen氏は、「当社は、世界最高の技術を活用し、私たちの生活を一変させる最先端の製品を生み出すというビジョンを掲げています。TSMCの安定的で高品質な生産能力のおかげで、MediaTekのフラッグシップチップセットにおける優れた設計が完全に活かされます」と発言。

あわせてTSMCのアジア・欧州セールスおよび研究開発担当シニアバイスプレジデントのCliff Hou博士も、「MediaTekとTSMCがMediaTekのDimensity SoCで協業することは、業界最先端の半導体プロセス技術がポケットの中のスマートフォンのように身近なものになることを意味します」と述べている。