AMDはかねてから、第3世代EPYCの発表会を3月15日に開催する事をアナウンスしていた。そして予告通りに本日発表されたのが「AMD EPYC 7003シリーズ」であり、発表会の内容はこちらから視聴可能だ。これにあわせてプレス向けの事前説明会が開催されたので、その内容をお届けしたい。
開発コードネーム「Milan」こと第3世代EPYCであるが、基本的にコアをZen 3に切り替えたのが最大の違いである(Photo04)。Zen 3コアの拡張そのものについてはここでは触れないが、IPC 19%アップによってRyzen 5000シリーズが大きく性能を伸ばしているのは御存じの通り。これがEPYCの世界にもやっとやってきた、という訳だ。ただISA拡張に関してはちょっと触れておきたい(Photo05)。特にセキュリティ周りでは大幅に拡張が施されており、Intelが今年のCESの発表の際に行ったROPを用いた攻撃への対応も完了している。
ここでVAES/VPCLMULQDQであるが、VASEはAES命令の拡張でVAESDEC/VAESDECLAST/VAESENC/VAESENCLASTの4つからなる。これは128bitを超える幅のデータを扱える(ので、AES-256のEncryption/Decryptionなどが高速化できる)というもの。一方VPCLMULQDQはPCLMULQDQ(Packed CarryLess MULtiplication Qword DoubleQword)という命令の拡張で、一部の暗号アルゴリズムに向いた特殊命令なのだが、これを256bit拡張したものである。実はVPCLMULQDQに関してのみ、もしホストがAVX-512Fをサポートしている場合は512bit拡張がなされることになっているが、EPYC(というか、Zen 3コア)では256bitに留まるようだ。
さて、その第3世代EPYCであるが、基本的にはコアをZen 3に変更しただけで、既存のRoma PlatformとDrop-in Compatibleがあるとする(Photo06)。基本的なコアの構造も一緒で、強いて言えばZen 3になったことでCCXあたりのコア数が8になり、CPU全体のCCXの数が8つに半減したのが最大の違いであろうか(Photo07)。ただ、特にEPYCの様にマルチスレッド化されたアプリケーションを走らせる機会が多いプロセッサにおいては、CCXあたり8コアに拡張したことによる性能改善の効果が大きい、としている(Photo08)。
またMemory Interleavingに関する拡張がこちら(Photo09)。必ずしも8ch全部にメモリを装着せずに運用する、というケースが出てきた事への対応でもある。また、先ほどのセキュリティ拡張とも絡むが、第3世代EPYCではより広範な攻撃への対応が整う事になった(Photo10)。このあたりを比較したのがこちら(Photo11)で、より安全性の高いプラットフォームになったとAMDは説明している。
その第3世代EPYCであるが、今回発表されたのは19モデルにも及ぶ(Photo12)。全製品とも最大8chのDDR4-3200と128レーンのPCIe Gen4を搭載。2Pモデルでは、プロセッサ間のInfinityFabricが18Gに増速された模様だ。ラインナップとしては、Single Thread性能最優先のモデルが4つ、コア数最優先モデルが5つ、バランスを取ったモデルが10となっており、ラインナップのバランスを取った格好だ。
プロセッサ全体の性能を並べたのがこちら(Photo14)となる。このグラフにもXeon GoldとXeon Silverの値が記されているが、もう少し具体的に比較したのがこれら(Photo15~18)である。第2世代EPYCの時も似たような話があったが、同等の性能を持つシステム構築の際にEPYCを使う事で、サーバーの数を半分に、ラックの数を3/4にし、TCOを35%低く出来る、としている(Photo19)。
今回の比較でAMDが第3世代Xeonを持ってこなかったのは、現状Intelが出荷している第3世代XeonはCooper Lakeのみで、これは4P以上のシステム向けであることが関係しているのだろう。本来ここには(以前この記事でも触れたが)Ice Lake-SPが来る筈であり、予定では今年第1四半期中に投入される筈なのだが、それに先んじて第3世代EPYCを投入できた、という形だ。そんな訳で、第3世代Xeonとは比較にならない、という事でもある。このあたり、発表会ではもう少し情報が出てくるかもしれない。
最後に今回発表の第3世代EPYCのスペック及び価格をまとめておく(表1)。