開発が進む第2世代Wafer Scale Engine

そして、Hot Chips 32における発表の最後、Cerabrasは第2世代のWafer Scale Engineを発表した。

第1世代は16nmプロセスであったが、第2世代はTSMCの7nmプロセスを採用した。チップの大きさは第1世代と同じ300mmウェハからの1個採りであり、AI最適化されたコアを850K個搭載している。搭載トランジスタ数は2.6Trillionとなっている。

第1世代は400Kコア、1.2Trillionトランジスタであったので、第2世代は2倍強のコア数、トランジスタ数になっている。

  • Cerebras

    第2世代のWafer Scale EngineはTSMCの7nmプロセスで作られ、第1世代の2倍強にあたる850Kコアを集積する

なお、第2世代WSEを作るにあたって、第1世代のWSEの開発と使用の経験からの改良のフィードバックが加えられたことは想像に難くないが、今回の発表では、どのような改良が加えられたのかは明らかにされなかった。