JESD204とは何か？、注目すべき理由を考える

なぜJESD204に注目すべきなのか？

ADC/DACのデジタル・インタフェースについては、CMOSインタフェースからLVDSインタフェースに移行するという動きがありました。CMOSインタフェースもまだ使われてはいますが、LVDSインタフェースへの置き換えは着々と進みました。それと同様に、あと数年の間に、JESD204への移行が急速に進むことになるでしょう。

ADC/DACの速度や分解能の向上という要求に加え、消費電力の削減が強く求められていることから、CMOSインタフェースやLVDSインタフェースでは不十分です。CMOSインタフェースを使用する場合、データ・レートが高くなると、過渡電流が増えて消費電力が増大します。LVDSの場合、消費電力は比較的少なく抑えられますが、サポートできる速度に限界があります。この限界は、ドライバのアーキテクチャによって生じます。また、データ・クロックに対し、多数のデータ・ラインの同期をとらなければならないことにも起因しています。

図4に、各インタフェースを使用した場合の消費電力についてまとめました。分解能が14ビットのデュアルADCにおいて、CMOS出力、LVDS出力、CML出力を使用した場合の性能を示しています。

• 図4. CMOS、LVDS、CMLを使用した場合の消費電力

分解能が14ビットの場合、150MSPS～200MSPSにおいて、CML出力ドライバの消費電力が相対的に優れているという結果になります。

CMLではデータをシリアル化するので、LVDSインタフェース、CMOSインタフェースに比べ、分解能に対して出力数が少なくて済むという利点があります。

JESD204Bに対応するCMLドライバには、他にもメリットがあります。サンプリング・レートが高い場合には、ピークtoピークの電圧レベルを下げるという規定があることから、出力レートを高めることができるのです。

同じ分解能とサンプリング・レートで比較すると、必要なピン数も大幅に削減されます。表1に、チャンネル数と分解能の異なる200MSPSのADC/DACに対し、各インタフェースを使用する場合に必要なピン数を示しました。CMOS出力とLVDS出力については、各チャンネルのデータに対して同期クロックを使うことを前提としています。また、JESD204Bに対応するCML出力については、最高4.0Gbpsのデータ・レートで動作させることを想定しています。この表から、JESD204Bに対応するCMLドライバを採用すれば、必要なピン数を大幅に削減できることがわかります。このことから、JESD204Bへの移行が進むのは明らかだと言えるでしょう。

• 表1. 200MSPSのADCを使用する場合に必要なピン数

アナログ・デバイセズはADC/DAC分野のマーケット・リーダーです。その立場から、JESD204に向かってADC/DAC用のデジタル・インタフェースが進化していく様子を見てきました。実際、当社はJESD204のオリジナル版がリリースされた当初から同規格にかかわっています。現時点で、アナログ・デバイセズはJESD204/JESD204Aに準拠した複数種のADC/DACを量産しています。また、JESD204Bに準拠した製品も開発中です。例えば、以下のような製品があります。

• AD9639:クワッドチャンネル、12ビット、170MSPS/210MSPSのADC。JESD204に対応するインタフェースを内蔵しています。
• AD9644、AD9641:14ビット、80MSPS/155MSPSのADC。AD9644はデュアル品でAD9641はシングル品です。JESD204Aに対応するインタフェースを内蔵しています。
• AD9128:デュアルチャンネル、16ビット、1.25GSPSのDAC。JESD204Aに対応するインタフェースを内蔵しています。

ADC/DACの速度と分解能が向上すれば、より効率に優れるデジタル・インタフェースに対する要求が高まります。それに応えるものが、シリアル・データ・インタフェースを採用したJESD204です。この規格は、ADC/DACとFPGA(またはASIC)の間でデータをやり取りするための優れた方法を提供するために進化を続けてきました。具体的には、より良い実装が行え、高速/高分解能のADC/DACに対応できるようにするために2つのリビジョンが策定されました。将来的には、ADC/DACにとって最適なデジタル・インタフェースとしてJESD204が選ばれることは明白です。各リビジョンでは、実装方法に対する要求に応え、ADC/DAC技術の変化によってもたらされる新たな条件に対応できるよう規格が改善されました。システムの設計が複雑になり、ADC/DACの性能が向上するに従い、JESD204の採用が進むでしょう。この規格は、設計上の新たな要求を満たすために進化を続けるはずです。

参考資料

JEDEC Standard JESD204 (April 2006)、 JEDEC Solid State Technology Association.
JEDEC Standard JESD204A (April 2008)、 JEDEC Solid State Technology Association.
JEDEC Standard JESD204B (July 2011)、 JEDEC Solid State Technology Association.

注:本稿は、アナログ・デバイセズが2017年に公開した技術文章を元に加筆修正したものとなります。