AMD、7nmのEPYCとVEGAの詳細を公開

米AMDは米国時間の11月6日、サンフランシスコで「Next Horizon」と称したイベントを開催し、ここで同社の7nmプロセスを利用した次期製品に関する詳細を発表した(Photo00,01)。

このイベント、AMDにしては珍しく完全にNDA（秘密保持契約）なし、ということで筆者も基調講演中にいくつかMentionを行っている。詳細は改めるとして、まずは要点だけかいつまんでご紹介したい。

Photo00："Z"に色違いで"7"をかぶせてあるという小細工は、説明されるまで気がつかなかった

Photo01：左がEPYC 7nm、右がVega 7nmである(どちらもCG)

既存のEPYCの話であるが、同日よりAmazon AWSでR Instanceが提供され、ここでEPYCベースのサーバが利用されることが発表となった(Photo02)。

Photo02：これは汎用のCompute Instance

ついで7nm製品について。まずZen2コアは7nmを利用することで、トランジスタ密度を2倍に、同じ性能なら消費電力半分、同じ消費電力なら性能を1.25倍にできる(Photo03)とした。その上で、IPC Improvement(Photo04)やFPU性能の強化(Photo05)といったアーキテクチャ強化も行われ、さらに新しいトポロジーとなった(Photo06)。

Photo03：ファウンダリがGlobalFoundriesからTSMCに移っている関係で、単にプロセスノードが違うから、というだけではないのだろうが……

Photo04：詳細は後日

Photo05：256bit化が行われた

Photo06：これも詳細は後日

会場ではRomeプロセッサ（開発コードネーム）のSampleも示された(Photo07,08)が、I/Oチップの周辺に8コアのダイが8つつながるという構成になっている。ちなみに会場では、Romeの1プロセッサについて、Xeon Platium 8180Mの2プロセッサ、およびEPYC 7601の2プロセッサと同等以上の浮動小数点演算性能を出すというデモも行われた。

Photo07：これはMechanical Sampleか、Work Sampleかと確認したところ、Work Sampleとのこと

Photo08：チップコンデンサの数が現行のEPYCとかと大差ないあたりがすごい

次にグラフィックスのVega。7nmプロセスを利用したVega 20を搭載したRadeon Instinct MI60/MI50が、今年中に出荷を開始(MI50は2019年第1四半期)されることをアナウンスした。Vega 20はNCUを64個内蔵し(Photo09)、32GBのHBM2メモリを搭載する(Photo10)。