米Intel、"Haswell-EX"こと「Xeon E7 v3」ファミリを発表 - TSXをサポート

米Intelは5日(現地時間)、"Haswell-EX"の開発コード名で知られていたIntel Xeon E7-8800 v3シリーズおよび、Intel Xeon E7-4800 v3シリーズを発表した。前世代からコア数やLLCが増加し、パフォーマンスが向上したほか、Intel TSXをサポートした。

「Xeon E7 v3」ファミリは、ミッションクリティカルな基幹業務に加え、インメモリデータベースやビックデータ分析といった分析ソリューション、仮想化といったワークロードに向けた製品。

今回発表されたラインナップはIntel Xeon E7-8800 v3シリーズが8モデル、Intel Xeon E7-4800 v3シリーズが4モデル。一部を除いて16コア/18コアがIntel Xeon E7-8800 v3シリーズ、8コア/10コア/12コア/14コアがIntel Xeon E7-4800 v3シリーズとなっている。

アーキテクチャがHaswellベースとなり、前世代の「Ivy Bridge-EX」から、IPCが向上したほか、コア数とスレッド数が最大15コア/30スレッドから最大18コア/36スレッドに、LLCが最大37.5MBから最大40MBに増加している。

基本的な内部構造は、2014年9月発表の"Haswell-EP"こと「Xeon E5-2600 v3」ファミリと大きな違いはなく、2重のリングバスや統合電圧レギュレータ(iVR:Integrated Voltage Regulator)による電力管理、DDR4メモリサポート、仮想化機能の実装などが行われている。

「Xeon E7 v3」ファミリはトランザクションメモリ命令「Intel TSX」(TSX:Transactional Syncronized Extentions）をサポート。TSXはもともとHaswell世代のCPUで実装されていたが、問題が見つかっており、Haswell-EPでは「実装はしているものの、無効化」という状態だった。その後、2015年3月にBroadwellベースのサーバ向けSoC「Xeon D」シリーズで命令の追加が発表された。

TSXの詳細については、Hisa Ando氏の記事や大原雄介氏の記事を参照してもらいたいが、トランザクショナルメモリをハードウェアで実装し、メモリロック処理のオーバーヘッドを解消し、マルチプロセッサ/マルチスレッドでの処理を高速化する。

TSXではHLE(Hardware Lock Elision)とRTM(Restricted Transaction Memory)の2種類が用意され、HLEはレガシーのXACQUIRE/XRELEASEプリフィクスを使用し、既存のコードをベースとして利用できる。一方、RTMはXBEGIN/XEND/XABORTという新しい命令を使用する。

Intelによると、SAPのインメモリデータベース「HANA」とIntel TSXを組み合わせたところ、前世代のIntel Xeon E7-4890 v2と比較して、5.9倍のパフォーマンス向上が実現できたという。

また、最大メモリ容量は1ソケット当たり最大24個の64GB DIMMに対応し、4ソケットのシステムでは最大6TB、8ソケットのシステムでは最大12TBと前世代から変わらない。しかし、メモリインタフェースSMI Gen2(Scalable Memory Interface)の転送速度が前世第の2,667MT/sから3,200MT/sに向上した。さらにメモリコントローラに接続されるメモリバッファの世代も新しくなった。パフォーマンスモードでは最大1600MHz、ロックステップモードでは1866MHz(いずれもDDR4メモリ、DDR3メモリはどちらのモードでも最大1600MHz)で動作する。

「Xeon E7 v3」ファミリでは、ダウンタイムが発生する頻度、エラーによる損失を抑える「Run Sureテクノロジ」を強化し、システムRAS機能およびメモリRAS機能をはじめとする新機能の追加を行っている。

システムRAS機能「エンハンスドMCA Gen2」では、OSに対するエラーリポート前にファームウェアでエラーを受けるという流れは従来と変わらないが、ファームウェアで記録できるエラーログを拡張し、より詳細な解析を行うことが可能となったという。メモリRAS機能「アドレス・レンジ・メモリー・ミラーリング」では、メモリの特定領域だけをミラーリングでき、さらに粒度の細かいメモリミラーリングを提供する。

このほか、複数のランク・スペアリングやDDR4コマンド/アドレス・パリティ・エラー・リカバリーといった機能も備える。