実際の評価ではプロセサ全体として消費電力/性能を従来の1/3に低減

1MBのL2キャッシュとしてSRAMを使った場合と、各種のMRAMを使った場合の消費電力をシミュレーションで求めた結果は次の図のようになった。なお、 この評価はSPEC 2006ベンチマークを走らせた状態でのL2キャッシュの消費電力を比較している。

SPEC 2006の各プログラムを走らせた時のL2キャッシュの消費電力を示す棒グラフ。上のグラフは、左から、リーク電流が流れるタイプのMRAM 2種、この研究のノーマリーオフのMRAM、一番右はノーマリーオフと同じ回路で従来のMTJを使った場合を示す。下のグラフは、ノーマリーオフで、この研究のMTJを使う場合と従来のMTJを使う場合を取り出して拡大している

評価した構成は、2次キャッシュとしてSRAMを使用した場合を基準とし、ノーマリーオン型の2MTJ-6Tと2MTJ-4TのMRAMを使用した場合、ノーマリーオフ型の1MTJ-3TでMTJとしてこの研究で開発された新型の垂直磁化MTJを使った場合、回路は同じであるが、従来の垂直磁化MTJを使った場合の4種である。

ノーマリーオン型のセルを使うケースは、ほとんどの場合、SRAMよりも消費電力が多くなっているが、ノーマリーオフ型のセルに新型MTJを使ったケースはすべてのプログラムでSRAMよりも消費電力が少なくなっている。ノーマリーオフ型のセルでは、従来のMTJを使った場合は、L2キャッシュアクセスの比較的少ないnamdやlbmでは電力が減っているが、その他のL2キャッシュアクセスの多いプログラムではSRAMより消費電力が増加してしまっている。

下の棒グラフはノーマリーオフ型のセルで新開発の垂直磁化MTJと従来の垂直磁化MTJを使う場合を取り出して比較したもので、新開発のMTJのアクセスエネルギー低減の効果が良く分かる。

なお、この電力の評価はSPEC 2006という連続動作をするベンチマークプログラムを実行した場合のものであり、携帯情報端末のようにアイドルになる期間が長いプロセサでは、より電力削減効果が大きいのではないかと思われる。一方、この電力評価はL2キャッシュ部分だけのものであり、プロセサ全体の消費電力がこの割合で減るわけではない。

前記の4つの構成について、サイクルあたりに実行できる命令数を比較すると、次のグラフのようになる。

サイクルあたり実行できる命令数の比較。SRAMとほぼ同じ構成の2MTJ-6Tセルが高い性能を示しているが、この研究の新型MTJを使うノーマリーオフ1MTJ-3Tセルが、それを若干上回る性能を示している

通常のSRAMと同じ読み出し回路を持つ2MTJ-6Tセルを使ったケースが高い性能を示しているが、この研究の新型垂直磁化MTJを使った1MTJ-3Tセルを使ったケースの方が、それよりも若干高い性能を示している。従来の垂直磁化MTJを使う1MTJ-3T構成は、書き込み時間が長いことから多くのケースで性能が低くなっている。

これらの結果から分かるように、高い性能とSRAMよりも低い消費電力を両立させるためには、アクセスの瞬間以外はリーク電流が流れないノーマリーオフ型のセルに加えて、新型の書き込みエネルギーの小さい垂直磁化MTJの開発の両方が揃わなくてはならない。

この評価で、プロセサ全体として消費電力/性能を従来の1/3に低減できるという見通しが得られており、今年度は1/10の実現可能性を示すことが目標であるという。