通常のバルクトランジスタでは、微細化にともないボディバイアスの効果が小さくなってきているが、このDDC構造では図9に示すようにボディとソース間のバイアス電位に対するVtの変化量が大きくなっている。

図9 DDCと通常のトランジスタのボディーバイアス効果。破線は通常のバルクトランジスタ、実線がDDCトランジスタ

このようにボディに掛ける電圧でVtを変化させることができると、大きなドレイン電流を得たい場合はVbsを正(PMOSの場合は逆)にして動作させ、休止状態ではVbsを負にしてリーク電流を減らすことができる。

最近ではチップ内のブロックごとに電源スイッチトランジスタを持つパワーゲートを採用するプロセサが増えているが、このスイッチトランジスタにはチャネル幅1m以上の巨大なトランジスタが使われている。しかし、スイッチがオンの時はVbsを正にしてオン電流を増やせば必要なトランジスタサイズを小さくすることができる。一方、スイッチトランジスタはオフの場合のリーク電流が小さいことが重要であるが、この場合はVbsを負にしてやれば、小さいリーク電流が実現できる。このように、ボディバイアスの効きが良いということはさらなる低電力化の可能性を与える。

FDSOIはSiO2のような絶縁物の上に薄いシリコンが載っており、トランジスタで発生した熱は絶縁物を通してシリコン基板を通って放熱する必要がある。しかし、SiO2の熱伝導率はシリコンの1/100であり、放熱が悪い。FinFETもシリコン基板側には薄いシリコンフィンで繋がっているだけであり放熱環境は良くない。このため、これらのトランジスタは温度上昇とそれによるトランジスタ特性の変動が問題となるが、DDC構造は通常のバルクトランジスタと同様に広い面積のシリコン層で基板と繋がっており、放熱が容易であるというメリットがある。

FSLが試作したSRAMは90nmプロセステクノロジと言われ、今後、65nmプロセスを開発すると発表されている。一般に、チャネル表面付近の不純物濃度を低くしたレトログレード構造は、ドレイン電圧で実効的なチャネル長が変化する短チャネル効果が大きいという問題がある。このDDCも微細化した場合にもうまく行くのかという心配があるが、SuVoltaは28nmトランジスタでも予想した特性が得られており、TCADによるシミュレーションでは14nmまでDDCの効果を確認したとのことで、微細化は問題ないという。

このようにPowerShrinkテクノロジは、これまでのプロセス技術や設計技術との整合性が高く、FinFET並みの低消費電力が得られるということで、期待の新技術である。