Rambus、DDRおよびXDRシリーズに向けた次世代メモリ技術を公開

どうやって性能向上と低消費電力を実現するか

ではこうした要求に対し、同社はどのような答えを出したかというと、XDRで培った「FlexPhase」と「Dynamic Point-to-Point」およびMobile Memory Initiative(MMI)の活動で開発された「FlexClocking」を導入するほか、新たに「Near Ground Signaling」および「Module Threading」を開発したことで、データの転送レートをDDR3の1,600Mbpsから倍となる3,200Mbpsへと向上させながらも、消費電力の40%削減、50%のスループット向上、CPU当たりのDIMM枚数増加が図れるようになるとする。

低消費電力化では、メモリのどの部分でどの程度の電力を消費しているのかを分析。

1. I/Oの信号処理(I/O Signaling)
2. PLLなどシステム部分の信号処理(System Clocking)
3. DRAMのコアへのアクセスで消費される電力(DRAM Core Access)

上記3つに分類し、それぞれの消費電力割合が20:40:40となることを突き止めたという(ただし、アプリケーションによってカテゴリ比率は多少の変化が生じるとのこと)。ここで用いられた技術が"FlexClocking""Near Ground Signaling(NGS)""Module Threading"の3つ。

"FlexClocking"を用いることで、「メモリはアイドル状態で電力を消費しないで済むようになるため、一般的なシステムで50%の電力削減が可能となる」(同)とする。また、"Module Threading"はDIMM上のメモリチップをコントローラを用いてパーティショニングすることで、2つのスレッドを並列処理させるというもので、「これによりアクティベーション時の消費電力が半分になる」(同)としており、メモリモジュールメーカーとの共同開発による成果とする。

3つ目の"Near Ground Signaling"だが、DDRの信号インタフェースであるSSTLのVDD_IOが1.5Vの時のI/O当たりの消費電力が22.8mWとすると、VDD_IOを1.2Vに引き下げると14.7mWに下げられる。つまりVDD_IOを下げれば必要となる電力が下がるということを利用して、VDD_IOを0.5Vまで下げてメモリを動かそうというもの。「これにより従来の消費電力と比べ1/10以下のI/O当たりの消費電力1.9mWが実現できるようになる」(同)とするが、これを実現するために「クロストークノイズといった各種ノイズの問題などを解決する技術の開発を行った」(同)と説明する。

これらの技術を組み合わせると、NGSでI/O周りの電力を75%、"FlexClocking"にてシステム周りの電力を50%、"Module Threading"にてDRAMのコアアクセス時の電力を20%それぞれ削減でき、それらを合わせるとメモリシステム全体で40%の電力削減が可能になるという。

高性能化に向けた技術

一方のメモリの高性能化はどうかというと、"Module Threading"と"Dynamic Point-to-Point"の2つの技術が活用されている。"Module Threading"によりモジュール上のメモリは並列化しているが、これにメモリインターリーブ技術を活用することで、従来発生していたウェイトタイムを発生させずに高速に処理できるようになる。「従来のDDR3では4ビットの処理のところ、同技術を活用すれば6ビットの処理を行うことが可能となる」(同)とし、結果的にスループットの50%向上となるとする。

また、現在のメモリは転送レートが上がれば上がるほど使用できるモジュールの枚数は減るという課題があり、サーバなどで多く用いたい場合はバッファチップを間に挟むこととなる。しかし、これではチップ数が増加することによるコスト増、電力増のほかレイテンシの問題の発生などが生じることとなっていた。"Dynamic Point-to-Point"は、メモリ内部にコントローラ側の1部の機能を搭載することで、バッファチップなしで高速レートの場合でもモジュール枚数を2～4枚に増やすことが可能となるという技術。「XDRでは6.4Gbpsで確認しているが、DDRでは3.2Gbpsがターゲットとなる」(同)と説明しており、これにより将来のDDRメモリの大容量化を実現することが可能となるという。