Alteraから40nmプロセス採用FPGAがついに出荷 - その実力を担当者に聞く

ミドルレンジ品から提供を開始

Stratix IV GXは7製品、同Eは6製品がラインナップとして予定されているが、始めに提供されるのはGXとしてちょうど中間に位置する「EP4SGX230」である。「Alteraはこれまで、一番大規模な製品から提供を開始し、それで安定して提供していければ、それよりも規模の小さなチップも安定して提供できる」(堀内氏)との考えで製品を提供してきたが、今回に限って言えば、「ロジックエレメント(LE)数に関して言えば、Stratix IIIファミリの上位製品でもかなりの部分をカバーしており、カスタマにヒアリングをしてみた結果、LE数的には230のレンジが求められていたため」(同)であり、よりカスタマの求める製品から提供を開始することを決めたという。

ただし、「Stratix IIIの時より、R&Dの手法を変えて、今回の場合も3年以上、4年近く前からプロセスの開発をスタートし、後半の2年くらいでテストチップを細かく機能ごとに製造してチェックを行ってきた」(同)であり、ラインナップのどこからでも提供できることも強調、それを踏まえての「1番必要とされる分野に適した製品から提供する」(同)とする。

Stratix GX IVの概要は以下の通り。

機能	EP4S GX70	EP4S GX110	EP4S GX180	EP4S GX230	EP4S GX290	EP4S GX360	EP4S GX530
等価ロジック・エレメント(LE)数	72,600	105,600	175,750	228,000	291,200	353,600	531,200
アダプティブ・ロジック・モジュール(ALM)	29,040	42,240	70,300	91,200	116,480	141,440	212,480
レジスタ数	58,080	84,480	140,600	182,400	232,960	282,880	424,960
M9Kメモリ・ブロック数	462	660	950	1,235	936	1,248	1,280
M144Kメモリ・ブロック数	16	16	20	22	36	48	64
エンベデッド・メモリ(Kビット)	6,462	8,244	11,430	14,283	13,608	18,144	20,736
MLAB(Kビット)	908	1,320	2,197	2,850	3,640	4,420	6,640
18x18マルチプライヤ数	384	512	920	1,288	832	1,040	1,024
PCI ExpressハードIPブロック	1	2	2	2	2	2	4

Stratix IV Eの概要は以下の通り。

機能	EP4SE110	EP4SE230	EP4SE290	EP4SE360	EP4SE530	EP4SE680
等価ロジック・エレメント(LE)数	105,600	228,000	291,200	353,600	531,200	681,100
アダプティブ・ロジック・モジュール(ALM)	42,240	91,200	116,480	141,440	212,480	272,440
レジスタ数	84,480	182,400	232,960	282,880	424,960	544,880
M9Kメモリ・ブロック数	660	1,235	936	1,248	1,280	1,529
M144Kメモリ・ブロック数	16	22	36	48	64	64
エンベデッド・メモリ(Kビット)	8,244	14,283	13,608	18,144	20,736	22,977
MLAB(Kビット)	1,320	2,850	3,640	4,420	6,640	8,514
18x18マルチプライヤ数	512	1,288	832	1,040	1,024	1,360

従来品との比較

Stratix IVの性能を集積度の面から従来品と比較すると、LE数はStratix IV GXでは同II GX比で4倍、同IV Eは同III E比で2倍となっている。また、内蔵メモリの容量はGXでは同3.2倍、Eでは同1.7倍、18×18マルチプライヤ(乗算器)数はGXで同5.1倍、Eで同1.8倍となっている。トランシーバ数とバンド幅についてはGXのみだが、同2.4倍という値になっている。

ここで気をつけておく必要があるのが、LE数の扱いで、初代Stratixとローエンド向けFPGA「Cycloneシリーズ」のLEの構成は4入力LUT+1FFで1LEとなっているが、Stratix II以降の同シリーズはアダプティブ・ロジック・モジュール(ALM)と呼ぶユニットを採用している。これは、8つの入力と1つのフラクチャブルLUTで構成されており、2つのアダプティブLUT(ALUT)として、4入力×4入力や3入力×5入力などの組み合わせを可能にすることで、高いロジック効率と収容能力を実現している。

カスタマによってALUTの仕様が異なるため、Stratix IVでは、LE数の表記も"等価LE数"としており、「ロジック換算ゲート数は一概に言えないが、Stratixでは1LEあたり10～12ゲートで換算が可能」(同)とする。

また、40nmプロセスとなり、消費電力も低減が図られている。ALUTも消費電力を下げる要因の1つとするが、プログラマブル・パワー・テクノロジによる低消費電力化も要因であるほか、通常の動作電圧を0.9Vに引き下げたことも効果を発揮しているという。

「Stratix IIIでは1.1Vを通常動作とし、0.9Vを低電力動作としてきたが、今回は始めから0.9Vを通常動作とした。電力消費量を比較した場合、競合製品比で6W程度の低減(LE数20万で、200MHz動作、60%のロジック使用率、内蔵メモリは各25%使用、DSPブロックは18×18構成を 50%使用)、同等性能のStratix III(0.9V動作)と比較してもより低消費電力での動作が可能」(同)である。