この問題の解決法として期待されたのが、High-K(Kは比誘電率を意味し、高誘電率膜を意味する)絶縁膜である。標準のSiO2絶縁膜の比誘電率は4程度であるが、より高い誘電率を持つ材料を使えば、物理的には誘電率の比だけ分厚い絶縁膜で、同じ電界を作ることができる。一方、トンネル電流は材料にも依存するが、一次的には絶縁膜の物理的な厚さの逆数の指数関数で減少する。つまり、High-K絶縁膜を使えば、ドレイン電流を維持して、ゲートリーク電流を大幅に減らすことができる。

ということで、10年以上前からHigh-Kのゲート絶縁膜について精力的に研究が行われたが、その実用化は遅々として進まなかった。高誘電率の材料は数多くあるが、スレッショルド電圧がうまく制御できなかったり、キャリアの移動度が減少してドレイン電流が減ってしまったりという問題があった。

また、従来はポリシリコンをゲート電極材料として使用してきたが、ゲート電界が強くなると、次の左側の図のように、ゲート電極の中の電子(N-trの場合)が電界に引っ張られてゲート絶縁膜側の部分に電子が無くなり、 ゲート電極の一部が実質的に絶縁物になるという現象が起こる。ゲート絶縁膜が薄くなってくると、この空乏化で出来た絶縁膜が、絶縁膜厚全体のかなりの比率を占めるようになり、この部分を減らさないと全体の絶縁膜厚を減らせないという状況になっている。このため、High-K絶縁膜の実用化と併せて、半導体のポリシリコンではなく、より電子が沢山あり絶縁物化しない金属(メタル)ゲート電極の実用化が必要となって来た。

ポリシリコンゲート(左)とメタルゲートの違い

メタルゲートは所望のスレッショルド電圧を実現できる適当な仕事関数をもつ材料で、かつ、半導体プロセスで使用される高温に耐える材料であることが必要である。更にHigh-K絶縁膜との相性が良くなければならないという要件があり、これが実用化を更に困難にしていた。

これらの問題を解決して、最初に量産化に成功したのがIntelの45nm High-K、Metalゲートプロセスである。現在では32nm世代に向けて、IBMなどもHigh-K、Metalゲートプロセスの完成をアナウンスしているが、現在、High-K、Metalゲート製品を大量に出荷しているのはIntelだけである。

Intelは、半導体プロセス関係の学会としては最大の学会であるIEDMで、昨年、この45nmプロセスについて論文発表を行ったが、ゲート絶縁膜の材料としてはHf(ハフニウム)系というだけで、詳細は明らかにしていない。また、ゲート電極としてはP-TrとN-Trではそれぞれ異なる金属材料を使って、必要な仕事関数を実現していると述べているが、どのような金属材料であるかは明らかにしていない。しかし、製法に関しては、従来の半導体プロセスとは異なり、ゲート電極を最後に形成するゲートラストプロセスであることを明らかにした。

通常のトランジスタ形成手順

この図のように、通常のトランジスタ形成手順は、シリコン基板上にゲート絶縁膜を堆積し、更にゲート電極材料を堆積する。そして、フォトレジストを付けて露光を行い、現像して必要な部分だけを残すと、左端の図のようになる。この残ったフォトレジストをマスクとしてゲート電極層とゲート絶縁膜層をエッチングで除去すると2番目の図となる。そして、また、フォトレジストを付けてソース、ドレインのパターンを露光し、現像したのが3番目の図である。ここで、ゲート電極とフォトレジストをマスクとしてソース、ドレイン電極を形成するための不純物をイオン打ち込みで基板に打ち込む。

そして、ウエファ全体に絶縁膜とフォトレジストを掛け、露光を行ってから、ソース、ドレインやゲート電極(図には描かれていない)へのコンタクト部分をエッチングで除去すると右端の図となる。これでトランジスタは完成で、その後、電極への接続を行うメタル配線層を形成して行く。

しかし、このようにソース、ドレイン領域にイオン打ち込みを行っただけではうまく機能せず、1000℃程度に加熱して結晶欠陥を修復して馴染ませて(アニールと呼ぶ)やる必要がある。ポリシリコンの場合は、このような高温に加熱しても問題はないが、ゲートの金属材料は、このような高温には耐えられないものが多い。